JAJSIH0 データシート

JAJSIH0B July 2020 – June 2021 DRV8106-Q1

PRODUCTION DATA

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

RHB|32

サーマルパッド・メカニカル・データ

RHB|32
- QFND589

発注情報

DRV8106-Q1_RHB パッケージ (VQFN) ピン機能

ピン			I/O	種類	説明
番号	名称	名称
番号	DRV8106S-Q1	DRV8106H-Q1
1	GND		I/O	グランド	デバイスのグランド。システム・グランドに接続します。
2	DVDD		I	電源	デバイスのロジック / デジタル出力電源入力。1.0µF、6.3V セラミック・コンデンサを DVDD ピンと GND ピンの間に接続します。
3	nSCS	—	I	デジタル	シリアル・チップ選択。このピンのロジック LOW により、シリアル・インターフェイス通信が可能になります。内部プルアップ抵抗。
3	—	GAIN	I	アナログ	アンプ・ゲイン設定。外部抵抗により設定された 4 レベル入力ピン。
4	SCLK	—	I	デジタル	シリアル・クロック入力。シリアル・データは、このピンの対応する立ち上がりおよび立ち下がりエッジでシフト・アウトおよびキャプチャされます。内部プルダウン抵抗。
4	—	VDS	I	アナログ	VDS 監視スレッショルド設定。外部抵抗により設定された 6 レベル入力ピン。
5	SDI	—	I	デジタル	シリアル・データ入力。データは、SCLK ピンの立ち下がりエッジでキャプチャされます。内部プルダウン抵抗。
5	—	IDRIVE	I	アナログ	ゲート・ドライバ出力電流設定。外部抵抗により設定された 6 レベル入力ピン。
6	SDO	—	O	デジタル	シリアル・データ出力。データは、SCLK ピンの立ち上がりエッジでシフト・アウトされます。プッシュプル出力。
6	—	RSVD	—	—	予約済み。フローティング状態、または GND に接続された状態のままで可。
7	IN1/EN		I	デジタル	ハーフブリッジ制御入力。詳細については、PWM モードを参照してください。内部プルダウン。
8	nHIZ1		I	デジタル	ハーフブリッジ制御入力。詳細については、PWM モードを参照してください。内部プルダウン。
9	NC		—	—	接続なし。
10	NC		—	—	接続なし。
11	nSLEEP		I	デジタル	デバイス・イネーブル・ピン。デバイスをシャットダウンし、スリープ・モードに移行するロジック Low。内部プルダウン抵抗。
12	DRVOFF		I	デジタル	ドライバ・シャットダウン・ピン。ハイサイドとローサイド両方のゲート・ドライバ出力をプルダウンするロジック High。内部プルダウン抵抗。
13	nFAULT		O	デジタル	フォルト通知出力。このピンは、障害状態を示すため、ロジック Low にプルダウンされます。オープン・ドレイン出力。外部プルアップ抵抗が必要です。
14	SO		O	アナログ	シャント・アンプ出力。
15	RSVD		—	—	予約済み。グランドに接続するか、切断したままにします。
16	AREF		I	電源	電流センス・アンプ用外部基準電圧と電源。0.1µF、6.3V セラミック・コンデンサを AREF ピンと AGND ピンの間に接続します。
17	AGND		I/O	電源	デバイスのグランド。システム・グランドに接続します。
18	SP		I	アナログ	シャント・アンプ正入力。電流シャント抵抗のハイサイドに接続します。
19	SN		I	アナログ	シャント・アンプ負入力。電流シャント抵抗のローサイドに接続します。
20	GH1		O	アナログ	ハイサイド・ゲート・ドライバ出力。ハイサイド・パワー MOSFET のゲートに接続します。
21	SH1		I	アナログ	ハイサイド・ソース・センス入力。ハイサイド・パワー MOSFET ソースに接続します。
22	GL1		O	アナログ	ローサイド・ゲート・ドライバ出力。ローサイド・パワー MOSFET のゲートに接続します。
23	SL1		I	アナログ	ローサイド MOSFET ゲート・ドライブ・センス機能とパワー・リターン。ローサイド MOSFET グランド・リターンへの低インピーダンス・パスにより、システム・グランドに接続します。
24	NC		—	—	接続なし。
25	NC		—	—	接続なし。
26	NC		—	—	接続なし。
27	NC		—	—	接続なし。
28	DRAIN		I	アナログ	ブリッジ MOSFET ドレイン電圧センス・ピン。ハイサイド MOSFET ドレインの共通ポイントに接続します。
29	PVDD		I	電源	デバイス・ドライバ電源入力。ブリッジ電源に接続します。PVDD ピンと GND ピンの間に 0.1µF の PVDD 定格セラミック・コンデンサと 10µF 以上のローカル・バルク容量を接続します。
30	VCP		I/O	電源	チャージ・ポンプの出力。1µF、16V セラミック・コンデンサを VCP ピンと PVDD ピンの間に接続します。
31	CPH		I/O	電源	チャージ・ポンプのスイッチング・ノード。100nF、PVDD 定格セラミック・コンデンサを CPH ピンと CPL ピンの間に接続します。
32	CPL		I/O	電源	チャージ・ポンプのスイッチング・ノード。100nF、PVDD 定格セラミック・コンデンサを CPH ピンと CPL ピンの間に接続します。