JAJSPH7B January   2023  – March 2024 DRV8145-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
    1. 5.1 HW バリアント
      1. 5.1.1 VQFN-HR (16) パッケージ
    2. 5.2 SPI バリアント
      1. 5.2.1 HTSSOP (28) パッケージ
      2. 5.2.2 VQFN-HR (16) パッケージ
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
      1. 6.5.1  電源 & 初期化
      2. 6.5.2  ロジック I/O
      3. 6.5.3  SPI I/O
      4. 6.5.4  構成ピン - HW バリアントのみ
      5. 6.5.5  パワー FET パラメータ
      6. 6.5.6  ハイサイド還流のスイッチング・パラメータ
      7. 6.5.7  ローサイド還流のスイッチング・パラメータ
      8. 6.5.8  IPROPI および ITRIP レギュレーション
      9. 6.5.9  過電流保護 (OCP)
      10. 6.5.10 過熱保護 (TSD)
      11. 6.5.11 電圧監視
      12. 6.5.12 負荷監視
      13. 6.5.13 フォルトの再試行設定
      14. 6.5.14 過渡熱インピーダンスと電流能力
    6. 6.6 SPI のタイミング要件
    7. 6.7 スイッチング波形
      1. 6.7.1 出力スイッチング遷移
        1. 6.7.1.1 ハイサイド還流
        2. 6.7.1.2 ローサイド還流
      2. 6.7.2 ウェークアップ遷移
        1. 6.7.2.1 HW バリアント
        2. 6.7.2.2 SPI バリアント
      3. 6.7.3 フォルト応答の遷移
        1. 6.7.3.1 再試行設定
        2. 6.7.3.2 ラッチ設定
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
      1. 7.2.1 HW バリアント
      2. 7.2.2 SPI バリアント
    3. 7.3 機能説明
      1. 7.3.1 外付け部品
        1. 7.3.1.1 HW バリアント
        2. 7.3.1.2 SPI バリアント
      2. 7.3.2 ブリッジ制御
        1. 7.3.2.1 レジスタ - ピン制御 - SPI バリアントのみ
      3. 7.3.3 デバイス構成
        1. 7.3.3.1 スルーレート (SR)
        2. 7.3.3.2 IPROPI
        3. 7.3.3.3 ITRIP レギュレーション
        4. 7.3.3.4 DIAG
          1. 7.3.3.4.1 HW バリアント
          2. 7.3.3.4.2 SPI バリアント
      4. 7.3.4 保護および診断機能
        1. 7.3.4.1 過電流保護 (OCP)
        2. 7.3.4.2 過熱保護 (TSD)
        3. 7.3.4.3 オフ状態診断 (OLP)
        4. 7.3.4.4 オン状態診断 (OLA) - SPI バリアントのみ
        5. 7.3.4.5 VM 過電圧監視
        6. 7.3.4.6 VM 低電圧監視
        7. 7.3.4.7 チャージ・ポンプ低電圧モニタ
        8. 7.3.4.8 パワー・オン・リセット (POR)
        9. 7.3.4.9 イベントの優先順位
    4. 7.4 プログラミング - SPI バリアントのみ
      1. 7.4.1 SPI インターフェイス
      2. 7.4.2 標準フレーム
      3. 7.4.3 複数ペリフェラルに対するSPI インターフェイス
        1. 7.4.3.1 複数のペリフェラルに対するデイジー・チェーン・フレーム
  9. 8 レジスタ・マップ - SPI バリアントのみ
    1. 8.1 ユーザー レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 負荷の概要
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 HW バリアント
      2. 9.2.2 SPI バリアント
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 バルク容量の決定
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 コミュニティ・リソース
    4. 10.4 商標
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.4.3 オフ状態診断 (OLP)

ユーザーは、パワー FET がオフのときにスタンバイ状態でオフ状態診断を使用して、OUT ノードのインピーダンスを判断できます。この診断機能により、スタンバイ状態で以下に示す故障状態をパッシブに検出できます。

  • VM または GND への出力短絡 < 100Ω
  • ローサイド負荷の開放負荷 > 1kΩ
  • ハイサイド負荷の開放負荷 > 10kΩ (VM = 13.5Vの場合)

注: この診断では、負荷の短絡を検出することはできません。ただし、アクティブ動作中に過電流フォルト (OCP) が発生し、 スタンバイ状態の OLP 診断で何もフォルトが報告されない場合、負荷の短絡を論理的に推定することができます。アクティブ状態で OCP が発生し、かつ、スタンバイ状態で OLP が発生する場合は、端子の短絡を意味します (OUT ノードでの短絡)。

  • ユーザーは、次の組み合わせを設定できます。
    • OUT の内部プルアップ抵抗 (ROLP_PU)
    • OUT の内部プルダウン抵抗 (R OLP_PD)
    • コンパレータの基準電圧レベル
  • この組み合わせは、コントローラ入力 (HW バリアントのみ存在するピン) または、SPI バリアントで SPI_IN レジスタがロックされていない場合、SPI_IN レジスタの等価ビットによって決定されます。
  • HW バリアント - オフ状態診断が有効の場合、コンパレータ出力 (OLP_CMP) は、nFAULT ピンで利用できます。
  • SPI バリアント - オフ状態診断コンパレータ出力 (OLP_CMP) は、STATUS2 レジスタの OLP_CMP ビットで利用できます。さらに、SPI_IN レジスタがロックされている場合には、オフ状態診断が有効のとき、このコンパレータ出力は、nFAULT ピンでも利用できます。
  • ユーザーは、すべての組み合わせを切り替えながら、出力が安定した後にコンパレータの出力を記録してください。
  • 入力の組み合わせとコンパレータの出力に基づいて、出力にフォルトが発生しているかどうかを判断できます。

GUID-20200821-CA0I-VPN2-WRNQ-KXXTGLQNLMRD-low.svg図 7-6 オフ状態 (パッシブ) 診断

ローサイド負荷について、フォルトがないシナリオおよびフォルト シナリオに対する OLP の組み合わせおよび真理値表を 表 7-8 に示します。

表 7-8 ローサイド負荷のオフ状態診断表
ユーザー入力 OLP の設定 OLP_CMP 出力
DIAG ピン S_DIAG ビット nSLEEP DRVOFF IN OUT CMP REF 通常 オープン 短絡
LVL2、LVL6 2'b01 1 1 1 ROLP_PU VOLP_REFH L H H
LVL3、LVL4 2'b11 1 1 1 ROLP_PD VOLP_REFL L L H

ハイサイド負荷について、フォルトがないシナリオおよびフォルト シナリオに対する OLP の組み合わせおよび真理値表を 表 7-9 に示します。

表 7-9 ハイサイド負荷に対するオフ状態診断表
ユーザー入力 OLP の設定 OLP_CMP 出力
DIAG ピン S_DIAG ビット nSLEEP DRVOFF IN OUT CMP REF 通常 オープン 短絡
LVL2、LVL6 2'b01 1 1 1 ROLP_PU VOLP_REFH H H L
LVL3、LVL4 2'b11 1 1 1 ROLP_PD VOLP_REFL H L L