JAJSKG5B
February 2020 – August 2021
DRV8220
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
デバイスの比較
6
ピン構成および機能
7
仕様
7.1
絶対最大定格
7.2
ESD 定格
7.3
推奨動作条件
7.4
熱に関する情報
7.5
電気的特性
7.6
の標準特性
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
外付け部品
8.3.2
制御モード
8.3.2.1
PWM 制御モード (DSG:MODE = 0 かつ DRL)
8.3.2.2
PH/EN 制御モード (DSG: MODE = 1)
8.3.2.3
ハーフブリッジ制御モード (DSG: MODE = Hi-Z)
8.3.3
保護回路
8.3.3.1
電源の低電圧誤動作防止 (UVLO)
8.3.3.2
OUTx 過電流保護 (OCP)
8.3.3.3
過熱検出保護 (TSD)
8.3.4
ピン構造図
8.3.4.1
ロジックレベル入力
8.3.4.2
トライレベル入力
8.4
デバイスの機能モード
8.4.1
アクティブ・モード
8.4.2
低消費電力スリープ・モード
8.4.3
フォルト・モード
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
フルブリッジ駆動
9.2.1.1
設計要件
9.2.1.2
詳細な設計手順
9.2.1.2.1
電源電圧
9.2.1.2.2
制御インターフェイス
9.2.1.2.3
低消費電力動作
9.2.1.3
アプリケーション曲線
9.2.2
ハーフブリッジ駆動
9.2.2.1
設計要件
9.2.2.2
詳細な設計手順
9.2.2.2.1
電源電圧
9.2.2.2.2
制御インターフェイス
9.2.2.2.3
低消費電力動作
9.2.2.3
アプリケーション曲線
9.2.3
デュアルコイル・リレーの駆動
9.2.3.1
設計要件
9.2.3.2
詳細な設計手順
9.2.3.2.1
電源電圧
9.2.3.2.2
制御インターフェイス
9.2.3.2.3
低消費電力動作
9.2.3.3
アプリケーション曲線
9.2.4
電流センス
9.2.4.1
設計要件
9.2.4.2
詳細な設計手順
9.2.4.2.1
シャント抵抗の決定
9.2.4.2.2
RCフィルタ
9.3
電流能力と熱性能
9.3.1
消費電力および出力電流特性
9.3.2
熱性能
9.3.2.1
定常状態熱性能
9.3.2.2
過渡熱性能
10
電源に関する推奨事項
10.1
バルク容量
11
レイアウト
11.1
レイアウトのガイドライン
11.2
レイアウト例
12
デバイスおよびドキュメントのサポート
12.1
ドキュメントのサポート
12.1.1
関連資料
12.2
Receiving Notification of Documentation Updates
12.3
サポート・リソース
12.4
商標
12.5
Electrostatic Discharge Caution
12.6
Glossary
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DSG|8
MPDS308C
DRL|6
MPDS159H
サーマルパッド・メカニカル・データ
DSG|8
QFND141I
発注情報
jajskg5b_oa
jajskg5b_pm
7.6
の標準特性
A.
nSLEEP = 0V
図 7-1
スリープ電流 (I
VMQ
) と電源電圧 (V
VM
) との関係
A.
nSLEEP = 3.3V
図 7-3
アクティブ電流 (I
VM
) と電源電圧 (V
VM
) との関係
A.
nSLEEP = 3.3V
図 7-5
ハイサイド R
DS(on)
と電源電圧との関係
A.
nSLEEP = 3.3V
図 7-7
ローサイド R
DS(on)
と電源電圧との関係
図 7-9
OUTx が GND に接続されているときの、OUTx への Hi-Z リーク電流 (I
OUT
) と電源電圧 (V
VM
) との関係
A.
nSLEEP = 0V
図 7-2
スリープ電流 (I
VMQ
) と接合部温度 (T
J
) との関係
A.
nSLEEP = 3.3V
図 7-4
アクティブ電流 (I
VM
) と接合部温度 (T
J
) との関係
A.
nSLEEP = 3.3V
図 7-6
ハイサイド R
DS(on)
と接合部温度 (T
J
) との関係
A.
nSLEEP = 3.3V
図 7-8
ローサイド R
DS(on)
と接合部温度 (T
J
) との関係
図 7-10
OUTx が VM に接続されているときの、OUTx への Hi-Z リーク電流 (I
OUT
) と電源電圧 (V
VM
) との関係