- デバイスの状態：アクティブ
- メカニズムおよびスレッショルド：各 MOSFET のアナログ電流制限回路により、出力端子短絡時にもデバイスのピーク出力電流を制限できます。出力電流が過電流スレッショルド IOCP を上回る状態になり、その時間が tOCP を超えると、過電流フォルトが検出されます。
- 動作：
- nFAULT ピンは LOW にアサート
- 応答は、モード選択によって決まります。
- PH/EN または PWM モード - 両方の OUTx が Hi-Z
- 独立モード - 影響を受ける側のハーフ・ブリッジ OUTx が Hi-Z
- GND への短絡フォルト (ハイサイド FET で検出された過電流) の場合は、FET がディセーブルになっても、IPROPI ピンは VIPROPI _LIM へプルアップされ続けます。HW バリアントでは、nFAULT ピンが LOW にアサートされているときに IPROPI ピンが HIGH にプルアップされているため、これにより、アクティブ状態時の GND 短絡フォルトを他の種類のフォルトと区別できます。
- 応答は、ラッチ設定、または tRETRY とtCLEAR による再試行設定、いずれかを選択可能
- IPROPI ピンに 10nF～100nF の範囲のコンデンサを追加することにより、内部 ITRIP レギュレーション有効時の負荷短絡の場合に、OCP 検出を確保できます。
これは、短絡部分に十分なインダクタンスがある場合に特に有効です。この状況では、OCP 検出の前に ITRIP レギュレーションがトリガされて、デバイスの短絡検出が働かない可能性があります。OCP 検出がこの競合条件を確実に満たすようにするため、IPROPI ピンに小さな容量を追加することによって ITRIP レギュレーション・ループが遅くなり、OCP 検出回路が意図したとおりに動作できるようになります。
SPI バリアントは、IOCP レベルおよび tOCP フィルタ時間を設定可能です。これらの設定については、CONFIG4 レジスタを参照してください。