JAJSKW8A
April 2020 – June 2021
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
ピン構成および機能
端子機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.5.1
代表的特性
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
ブリッジの制御
7.3.2
電流レギュレーション
7.3.3
ディケイ・モード
7.3.3.1
ミックス・ディケイ
7.3.3.2
ファースト・ディケイ
7.3.3.3
スマート・チューン・ダイナミック・ディケイ
7.3.3.4
スマート・チューン・リップル・コントロール
7.3.3.5
ブランキング時間
7.3.4
チャージ・ポンプ
7.3.5
リニア電圧レギュレータ
7.3.6
論理およびクワッドレベル・ピン構造図
7.3.6.1
nFAULT ピン
7.3.7
保護回路
7.3.7.1
VM 低電圧誤動作防止 (UVLO)
7.3.7.2
VCP 低電圧誤動作防止 (CPUV)
7.3.7.3
過電流保護 (OCP)
7.3.7.4
サーマル・シャットダウン (OTSD)
フォルト条件のまとめ
7.4
デバイスの機能モード
7.4.1
スリープ・モード (nSLEEP = 0)
7.4.2
動作モード (nSLEEP = 1)
7.4.3
nSLEEP リセット・パルス
機能モードのまとめ
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.2
詳細な設計手順
8.2.2.1
電流レギュレーション
8.2.2.1.1
消費電力および熱に関する計算
8.2.2.1.2
アプリケーション曲線
9
電源に関する推奨事項
9.1
バルク容量の決定
10
レイアウト
10.1
レイアウトのガイドライン
10.2
レイアウト例
11
デバイスおよびドキュメントのサポート
11.1
ドキュメントのサポート
11.1.1
関連資料
11.2
Receiving Notification of Documentation Updates
11.3
サポート・リソース
11.4
商標
11.5
Electrostatic Discharge Caution
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RGE|24
MPQF124G
PWP|28
MPDS373B
サーマルパッド・メカニカル・データ
RGE|24
QFND008AA
発注情報
jajskw8a_oa
9
電源に関する推奨事項
本デバイスは、4.5V~48V の入力電圧源 (VM) 範囲で動作するように設計されています。VM 定格の 0.01µF セラミック・コンデンサを、本デバイスにできるだけ近付けて各 VM ピンに配置する必要があります。また、バルク・コンデンサを VM に接続する必要があります。