JAJSKW8A April   2020  – June 2021

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1.     端子機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
      1. 6.5.1 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 ブリッジの制御
      2. 7.3.2 電流レギュレーション
      3. 7.3.3 ディケイ・モード
        1. 7.3.3.1 ミックス・ディケイ
        2. 7.3.3.2 ファースト・ディケイ
        3. 7.3.3.3 スマート・チューン・ダイナミック・ディケイ
        4. 7.3.3.4 スマート・チューン・リップル・コントロール
        5. 7.3.3.5 ブランキング時間
      4. 7.3.4 チャージ･ポンプ
      5. 7.3.5 リニア電圧レギュレータ
      6. 7.3.6 論理およびクワッドレベル・ピン構造図
        1. 7.3.6.1 nFAULT ピン
      7. 7.3.7 保護回路
        1. 7.3.7.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.7.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.7.3 過電流保護 (OCP)
        4. 7.3.7.4 サーマル・シャットダウン (OTSD)
        5.       フォルト条件のまとめ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 動作モード (nSLEEP = 1)
      3. 7.4.3 nSLEEP リセット・パルス
      4.      機能モードのまとめ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 電流レギュレーション
          1. 8.2.2.1.1 消費電力および熱に関する計算
          2. 8.2.2.1.2 アプリケーション曲線
  9. 9 電源に関する推奨事項
    1. 9.1 バルク容量の決定
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 Electrostatic Discharge Caution
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.7.3 過電流保護 (OCP)

各 FET のアナログ電流制限回路は、ゲート駆動を止めることで、FET に流れる電流を制限します。この電流制限が tOCP 時間よりも長く続いた場合、H ブリッジがディセーブルされ、nFAULT ピンは Low に駆動されます。この条件の間、チャージ・ポンプはアクティブのまま維持されます。OCP 条件が解消すると、nSLEEP リセット・パルスが印加された後、または電源を切って再投入した後、通常動作に復帰します。