JAJSKS1D
September 2020 – March 2022
DRV8300
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Device Comparison Table
6
Pin Configuration and Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings Comm
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Timing Diagrams
7.7
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Three BLDC Gate Drivers
8.3.1.1
Gate Drive Timings
8.3.1.1.1
Propagation Delay
8.3.1.1.2
Deadtime and Cross-Conduction Prevention
8.3.1.2
Mode (Inverting and non inverting INLx)
8.3.2
Pin Diagrams
8.3.3
Gate Driver Protective Circuits
8.3.3.1
VBSTx Undervoltage Lockout (BSTUV)
8.3.3.2
GVDD Undervoltage Lockout (GVDDUV)
8.4
Device Functional Modes
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Bootstrap Capacitor and GVDD Capacitor Selection
9.2.3
Application Curves
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
12
Device and Documentation Support
12.1
Receiving Notification of Documentation Updates
12.2
サポート・リソース
12.3
Trademarks
12.4
Electrostatic Discharge Caution
12.5
Glossary
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PW|20
MPDS362A
RGE|24
MPQF124G
サーマルパッド・メカニカル・データ
RGE|24
QFND008AA
発注情報
jajsks1d_oa
jajsks1d_pm
1
特長
100V 3 相ハーフブリッジ・ゲート・ドライバ
N チャネル MOSFET (NMOS) を駆動
ゲート・ドライバ電源 (GVDD):5~20V
MOSFET 電源 (SHx) は最大 100V をサポート
内蔵ブートストラップ・ダイオード
(DRV8300D デバイス)
反転および非反転 INLx 入力をサポート
ブートストラップ・ゲート駆動アーキテクチャ
750mA のソース電流
1.5A のシンク電流
最大 15S のバッテリ駆動アプリケーションをサポート
SHx ピンの低リーク電流 (55µA 未満)
BSTx 電圧の絶対最大定格:125V
SHx で -22V までの負過渡電圧をサポート
クロス導通防止機能を内蔵
DT ピンでデッドタイムを調整可能 (QFN パッケージ品)
200ns の固定デッドタイム挿入 (TSSOP パッケージ品)
3.3V および 5V ロジック入力 (絶対最大定格 20V) をサポート
4ns (代表値) の伝搬遅延マッチング
小型の QFN および TSSOP パッケージ
パワー・ブロック
による効率的なシステム設計
保護機能内蔵
BST 低電圧誤動作防止 (BSTUV)
GVDD 低電圧 (GVDDUV)