JAJSPC5
December 2022
DRV8316C
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Device Comparison Table
6
Pin Configuration and Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
SPI Timing Requirements
7.7
SPI Slave Mode Timings
7.8
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Output Stage
8.3.2
Control Modes
8.3.2.1
6x PWM Mode (PWM_MODE = 00b or MODE Pin Tied to AGND)
8.3.2.2
3x PWM Mode (PWM_MODE = 10b or MODE Pin is Connected to AVDD with RMODE)
8.3.2.3
Current Limit Mode (PWM_MODE = 01b / 11b or MODE Pin is Hi-Z or Connected to AVDD)
8.3.3
Device Interface Modes
8.3.3.1
Serial Peripheral Interface (SPI)
8.3.3.2
Hardware Interface
8.3.4
Step-Down Mixed-Mode Buck Regulator
8.3.4.1
Buck in Inductor Mode
8.3.4.2
Buck in Resistor mode
8.3.4.3
Buck Regulator with External LDO
8.3.4.4
AVDD Power Sequencing on Buck Regulator
8.3.4.5
Mixed mode Buck Operation and Control
8.3.5
AVDD Linear Voltage Regulator
8.3.6
Charge Pump
8.3.7
Slew Rate Control
8.3.8
Cross Conduction (Dead Time)
8.3.9
Propagation Delay
8.3.9.1
Driver Delay Compensation
8.3.10
Pin Diagrams
8.3.10.1
Logic Level Input Pin (Internal Pulldown)
8.3.10.2
Logic Level Input Pin (Internal Pullup)
8.3.10.3
Open Drain Pin
8.3.10.4
Push Pull Pin
8.3.10.5
Four Level Input Pin
8.3.11
Current Sense Amplifiers
8.3.11.1
Current Sense Amplifier Operation
8.3.12
Active Demagnetization
8.3.12.1
Automatic Synchronous Rectification Mode (ASR Mode)
8.3.12.1.1
Automatic Synchronous Rectification in Commutation
8.3.12.1.2
Automatic Synchronous Rectification in PWM Mode
8.3.12.2
Automatic Asynchronous Rectification Mode (AAR Mode)
8.3.13
Cycle-by-Cycle Current Limit
8.3.13.1
Cycle by Cycle Current Limit with 100% Duty Cycle Input
8.3.14
Protections
8.3.14.1
VM Supply Undervoltage Lockout (NPOR)
8.3.14.2
AVDD Undervoltage Lockout (AVDD_UV)
8.3.14.3
BUCK Undervoltage Lockout (BUCK_UV)
8.3.14.4
VCP Charge Pump Undervoltage Lockout (CPUV)
8.3.14.5
Overvoltage Protection (OVP)
8.3.14.6
Overcurrent Protection (OCP)
8.3.14.6.1
OCP Latched Shutdown (OCP_MODE = 00b)
8.3.14.6.2
OCP Automatic Retry (OCP_MODE = 01b)
8.3.14.6.3
OCP Report Only (OCP_MODE = 10b)
8.3.14.6.4
OCP Disabled (OCP_MODE = 11b)
8.3.14.7
Buck Overcurrent Protection
8.3.14.8
Thermal Warning (OTW)
8.3.14.9
Thermal Shutdown (OTS)
8.3.14.9.1
OTS FET
8.3.14.9.2
OTS (Non FET)
8.4
Device Functional Modes
8.4.1
Functional Modes
8.4.1.1
Sleep Mode
8.4.1.2
Operating Mode
8.4.1.3
Fault Reset (CLR_FLT or nSLEEP Reset Pulse)
8.4.2
DRVOFF functionality
8.5
SPI Communication
8.5.1
Programming
8.5.1.1
SPI Format
8.6
Register Map
8.6.1
STATUS Registers
8.6.2
CONTROL Registers
9
Application and Implementation
9.1
Application Information
9.2
Typical Applications
9.2.1
Three-Phase Brushless-DC Motor Control
9.2.1.1
Detailed Design Procedure
9.2.1.1.1
Motor Voltage
9.2.1.1.2
Using Active Demagnetization
9.2.1.1.3
Driver Propagation Delay and Dead Time
9.2.1.1.4
Using Delay Compensation
9.2.1.1.5
Using the Buck Regulator
9.2.1.1.6
Current Sensing and Output Filtering
9.2.1.2
Application Curves
9.2.2
Three-Phase Brushless-DC Motor Control With Current Limit
9.2.2.1
Block Diagram
9.2.2.2
Detailed Design Procedure
9.2.2.2.1
Motor Voltage
9.2.2.2.2
ILIM Implementation
9.2.2.3
Application Curves
9.2.3
Brushed-DC and Solenoid Load
9.2.3.1
Block Diagram
9.2.3.2
Design Requirements
9.2.3.2.1
Detailed Design Procedure
9.2.4
Three Solenoid Loads
9.2.4.1
Block Diagram
9.2.4.2
Design Requirements
9.2.4.2.1
Detailed Design Procedure
10
Power Supply Recommendations
10.1
Bulk Capacitance
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
11.3
Thermal Considerations
11.3.1
Power Dissipation
12
Device and Documentation Support
12.1
Documentation Support
12.1.1
Related Documentation
12.2
サポート・リソース
12.3
Trademarks
12.4
Electrostatic Discharge Caution
12.5
Glossary
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RGF|40
MPQF173F
サーマルパッド・メカニカル・データ
RGF|40
QFND672
発注情報
jajspc5_oa
1
特長
三相 BLDC モーター・ドライバ
サイクル単位の電流制限により位相電流を制限
最大 200kHz の PWM 周波数をサポート
アクティブ消磁により電力損失を低減
動作電圧:4.5V~35V (絶対最大定格 40V)
高い出力電流能力:ピーク 8A
低い MOSFET ON 抵抗
T
A
= 25℃で 95mΩ の R
DS(ON)
(HS + LS)
低消費電力スリープ・モード
V
VM
= 24V、T
A
= 25℃で 1.5µA
複数の制御インターフェイス・オプション
6x PWM 制御インターフェイス
3x PWM 制御インターフェイス
サイクルごとの電流制限付き 6x PWM 制御インターフェイス
サイクルごとの電流制限付き 3x PWM 制御インターフェイス
電流センス機能内蔵、外付け電流センス抵抗不要
柔軟なデバイス構成オプション
DRV8316CR:デバイスの構成とフォルト・ステータスのための 5MHz、16 ビット SPI インターフェイス
DRV8316CT:ハードウェア・ピンを使った構成
1.8V、3.3V、5V のロジック入力電圧に対応
3.3V (5%)、30mA の LDO レギュレータを内蔵
3.3V/5V、200mA の降圧レギュレータを内蔵
3.3V、30mA の LDO レギュレータを内蔵
遅延補償によりデューティ・サイクルの歪みを低減
各種保護機能を内蔵
電源低電圧誤動作防止 (UVLO)
チャージ・ポンプ低電圧 (CPUV)
過電流保護 (OCP)
熱警告およびシャットダウン (OTW/OTSD)
フォルト状態通知ピン (nFAULT)
SPI インターフェイスによるフォルト診断 (オプション)