JAJSJP6B August   2018  – August 2021 DRV8350F , DRV8353F

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成と機能
    1.     ピン機能 — 32 ピン DRV8350F デバイス
    2.     8
    3.     ピン機能 — 40 ピン DRV8353F デバイス
    4.     10
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 SPI のタイミング要件
    7. 7.7 代表的特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 3 相スマート・ゲート・ドライバ
        1. 8.3.1.1 PWM 制御モード
          1. 8.3.1.1.1 6x PWM モード (PWM_MODE = 00b または MODE ピンを AGND に接続)
          2. 8.3.1.1.2 3x PWM モード (PWM_MODE = 01b または MODE ピンを 47kΩ の抵抗を介して AGND に接続)
          3. 8.3.1.1.3 1x PWM モード (PWM_MODE = 10b または MODE ピン = Hi-Z)
          4. 8.3.1.1.4 独立 PWM モード (PWM_MODE = 11b または MODE ピンを DVDD に接続)
        2. 8.3.1.2 デバイス・インターフェイス・モード
          1. 8.3.1.2.1 シリアル・ペリフェラル・インターフェイス (SPI)
          2. 8.3.1.2.2 ハードウェア・インターフェイス
        3. 8.3.1.3 ゲート・ドライバ電源と入力電源の構成
        4. 8.3.1.4 スマート・ゲート・ドライブ・アーキテクチャ
          1. 8.3.1.4.1 IDRIVE：MOSFET スルーレート制御
          2. 8.3.1.4.2 TDRIVE：MOSFET ゲート駆動制御
          3. 8.3.1.4.3 伝搬遅延
          4. 8.3.1.4.4 MOSFET VDS 監視
          5. 8.3.1.4.5 VDRAIN 検出および基準電圧ピン
      2. 8.3.2 DVDD リニア電圧レギュレータ
      3. 8.3.3 ピン構造図
      4. 8.3.4 ローサイド電流シャント・アンプ (DRV8353F)
        1. 8.3.4.1 双方向電流検出の動作
        2. 8.3.4.2 単方向電流検出の動作 (SPI のみ)
        3. 8.3.4.3 アンプの較正モード
        4. 8.3.4.4 MOSFET VDS 検出モード (SPI のみ)
      5. 8.3.5 ゲート・ドライバ保護回路
        1. 8.3.5.1 VM 電源および VDRAIN 低電圧誤動作防止 (UVLO)
        2. 8.3.5.2 VCP チャージ・ポンプと VGLS レギュレータの低電圧誤動作防止 (GDUV)
        3. 8.3.5.3 MOSFET VDS 過電流保護 (VDS_OCP)
          1. 8.3.5.3.1 VDS ラッチ・シャットダウン (OCP_MODE = 00b)
          2. 8.3.5.3.2 VDS 自動リトライ (OCP_MODE = 01b)
          3. 8.3.5.3.3 VDS 通知のみ (OCP_MODE = 10b)
          4. 8.3.5.3.4 VDS ディスエーブル (OCP_MODE = 11b)
        4. 8.3.5.4 VSENSE 過電流保護 (SEN_OCP)
          1. 8.3.5.4.1 VSENSE ラッチ・シャットダウン (OCP_MODE = 00b)
          2. 8.3.5.4.2 VSENSE 自動リトライ (OCP_MODE = 01b)
          3. 8.3.5.4.3 VSENSE 通知のみ (OCP_MODE = 10b)
          4. 8.3.5.4.4 VSENSE ディスエーブル (OCP_MODE = 11b または DIS_SEN = 1b)
        5. 8.3.5.5 ゲート・ドライバのフォルト (GDF)
        6. 8.3.5.6 過電流ソフト・シャットダウン (OCP ソフト)
        7. 8.3.5.7 過熱警告 (OTW)
        8. 8.3.5.8 サーマル・シャットダウン (OTSD)
        9. 8.3.5.9 フォルト応答表
    4. 8.4 デバイスの機能モード
      1. 8.4.1 ゲート・ドライバの機能モード
        1. 8.4.1.1 スリープ・モード
        2. 8.4.1.2 動作モード
        3. 8.4.1.3 フォルト・リセット (CLR_FLT または ENABLE リセット・パルス)
    5. 8.5 プログラミング
      1. 8.5.1 SPI 通信
        1. 8.5.1.1 SPI
          1. 8.5.1.1.1 SPI フォーマット
    6. 8.6 レジスタ・マップ
      1. 8.6.1 ステータス・レジスタ
        1. 8.6.1.1 フォルト・ステータス・レジスタ 1 (アドレス = 0x00h)
        2. 8.6.1.2 フォルト・ステータス・レジスタ 2 (アドレス = 0x01h)
      2. 8.6.2 制御レジスタ
        1. 8.6.2.1 ドライバ制御レジスタ (アドレス = 0x02h)
        2. 8.6.2.2 ゲート駆動 HS レジスタ (アドレス = 0x03h)
        3. 8.6.2.3 ゲート駆動 LS レジスタ (アドレス = 0x04h)
        4. 8.6.2.4 OCP 制御レジスタ (アドレス = 0x05h)
        5. 8.6.2.5 CSA 制御レジスタ (DRV8353F のみ) (アドレス = 0x06h)
        6. 8.6.2.6 ドライバ構成レジスタ (DRV8353F のみ) (アドレス = 0x07h)
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 主要アプリケーション
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1 外部 MOSFET のサポート
            1. 9.2.1.2.1.1 MOSFET の例
          2. 9.2.1.2.2 IDRIVE の設定
            1. 9.2.1.2.2.1 IDRIVE の例
          3. 9.2.1.2.3 VDS 過電流監視の設定
            1. 9.2.1.2.3.1 VDS 過電流の例
          4. 9.2.1.2.4 検出アンプの双方向設定 (DRV8353F)
            1. 9.2.1.2.4.1 検出アンプの例
          5. 9.2.1.2.5 シングル電源の消費電力
          6. 9.2.1.2.6 シングル電源の消費電力の例
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 代替アプリケーション
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
          1. 9.2.2.2.1 検出アンプの単方向設定
            1. 9.2.2.2.1.1 検出アンプの例
            2. 9.2.2.2.1.2 デュアル電源の消費電力
            3. 9.2.2.2.1.3 デュアル電源の消費電力の例
  10. 10電源に関する推奨事項
    1. 10.1 バルク容量の決定
  11. 11レイアウト
    1. 11.1 レイアウトの注意点
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイスのサポート
      1. 12.1.1 デバイス命名規則
    2. 12.2 ドキュメントのサポート
      1. 12.2.1 関連資料
    3. 12.3 関連リンク
    4. 12.4 Receiving Notification of Documentation Updates
    5. 12.5 サポート・リソース
    6. 12.6 商標
    7. 12.7 Electrostatic Discharge Caution
    8. 12.8 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

ピン機能 — 40 ピン DRV8353F デバイス

ピンタイプ (1)説明
名前番号
DRV8353FHDRV8353FS
AGND2525PWRデバイスのアナログ・グランド。システム・グランドに接続します。
CPH22PWRチャージ・ポンプのスイッチング・ノード。X5R または X7R、47nF、VDRAIN 定格セラミック・コンデンサを CPH ピンと CPL ピンの間に接続します。
CPL11PWRチャージ・ポンプのスイッチング・ノード。X5R または X7R、47nF、VDRAIN 定格セラミック・コンデンサを CPH ピンと CPL ピンの間に接続します。
DVDD3838PWR5V 内部レギュレータ出力。X5R または X7R、1µF、6.3V セラミック・コンデンサを DVDD ピンと GND ピンの間に接続します。このレギュレータは最大 10mA を外部にソースできます。
ENABLE3131Iゲート・ドライバのイネーブル。このピンを論理 Low にすると、本デバイスは低消費電力のスリープ・モードに移行します。8～40µs の Low パルスを使うとフォルト条件をリセットできます。
GAIN30—Iアンプ・ゲイン設定。このピンは、外付け抵抗で設定される 4 レベル入力ピンです。
GND3939PWRデバイスの電源グランド。システム・グランドに接続します。
GHA66Oハイサイド・ゲート・ドライバ出力。ハイサイド・パワー MOSFET のゲートに接続します。
GHB1515Oハイサイド・ゲート・ドライバ出力。ハイサイド・パワー MOSFET のゲートに接続します。
GHC1616Oハイサイド・ゲート・ドライバ出力。ハイサイド・パワー MOSFET のゲートに接続します。
GLA88Oローサイド・ゲート・ドライバ出力。ローサイド・パワー MOSFET のゲートに接続します。
GLB1313Oローサイド・ゲート・ドライバ出力。ローサイド・パワー MOSFET のゲートに接続します。
GLC1818Oローサイド・ゲート・ドライバ出力。ローサイド・パワー MOSFET のゲートに接続します。
IDRIVE28—Iゲート駆動出力電流設定。このピンは、外付け抵抗で設定される 7 レベル入力ピンです。
INHA3232Iハイサイド・ゲート・ドライバの制御入力。このピンはハイサイド・ゲート・ドライバの出力を制御します。
INHB3434Iハイサイド・ゲート・ドライバの制御入力。このピンはハイサイド・ゲート・ドライバの出力を制御します。
INHC3636Iハイサイド・ゲート・ドライバの制御入力。このピンはハイサイド・ゲート・ドライバの出力を制御します。
INLA3333Iローサイド・ゲート・ドライバの制御入力。このピンはローサイド・ゲート・ドライバの出力を制御します。
INLB3535Iローサイド・ゲート・ドライバの制御入力。このピンはローサイド・ゲート・ドライバの出力を制御します。
INLC3737Iローサイド・ゲート・ドライバの制御入力。このピンはローサイド・ゲート・ドライバの出力を制御します。
MODE27—IPWM 入力モード設定。このピンは、外付け抵抗で設定される 4 レベル入力ピンです。
nFAULT2626ODフォルト通知出力。このピンはフォルト条件中論理 Low にプルされ、外付けプルアップ抵抗を必要とします。
nSCS—30Iシリアル・チップ選択。このピンを論理 Low にすると、シリアル・インターフェイス通信が有効になります。
SCLK—29Iシリアル・クロック入力。シリアル・データは、このピンの対応する立ち上がりおよび立ち下がりエッジでシフト・アウトおよびキャプチャされます。
SDI—28Iシリアル・データ入力。データは、SCLK ピンの立ち下がりエッジでキャプチャされます。
SDO—27ODシリアル・データ出力。データは、SCLK ピンの立ち上がりエッジでシフト・アウトされます。このピンは外付けプルアップ抵抗を必要とします。
SHA77Iハイサイド・ソース検出入力。ハイサイド・パワー MOSFET のソースに接続します。
SHB1414Iハイサイド・ソース検出入力。ハイサイド・パワー MOSFET のソースに接続します。
SHC1717Iハイサイド・ソース検出入力。ハイサイド・パワー MOSFET のソースに接続します。
SNA1010Iシャント・アンプの入力。電流シャント抵抗の低電位側に接続します。
SNB1111Iシャント・アンプの入力。電流シャント抵抗の低電位側に接続します。
SNC2020Iシャント・アンプの入力。電流シャント抵抗の低電位側に接続します。
SOA2323Oシャント・アンプ出力。
SOB2222Oシャント・アンプ出力。
SOC2121Oシャント・アンプ出力。
SPA99Iローサイド・ソース検出およびシャント・アンプ入力。ローサイド・パワー MOSFET のソースと電流シャント抵抗の高電位側に接続します。
SPB1212Iローサイド・ソース検出およびシャント・アンプ入力。ローサイド・パワー MOSFET のソースと電流シャント抵抗の高電位側に接続します。
SPC1919Iローサイド・ソース検出およびシャント・アンプ入力。ローサイド・パワー MOSFET のソースと電流シャント抵抗の高電位側に接続します。
VCP55PWRチャージ・ポンプの出力。X5R または X7R、1µF、16V セラミック・コンデンサを VCP ピンと VDRAIN ピンの間に接続します。
VDRAIN44Iハイサイド MOSFET ドレイン検出入力およびチャージ・ポンプ基準電圧。MOSFET のドレインの共通ポイントに接続します。
VDS29—IVDS モニタのトリップ・ポイント設定。このピンは、外付け抵抗で設定される 7 レベル入力ピンです。
VGLS4040PWR11V 内部レギュレータ出力。X5R または X7R、1µF、16V セラミック・コンデンサを VGLS ピンと GND ピンの間に接続します。
VM33PWRゲート・ドライバの電源入力。VDRAIN または個別のゲート・ドライバ電源電圧に接続します。X5R または X7R、0.1µF、VM 定格セラミック・コンデンサと 10µF 以上のローカル・コンデンサを VM ピンと GND ピンの間に接続します。
VREF2424PWRシャント・アンプの電源入力と基準電圧X5R または X7R、0.1µF、6.3V セラミック・コンデンサを VREF ピンと AGND ピンの間に接続します。
(1) PWR = 電源、I = 入力、O = 出力、NC = 接続なし、OD = オープン・ドレイン