JAJSJP6B August 2018 – August 2021 DRV8350F , DRV8353F
PRODUCTION DATA
このモードでは、VDS_OCP イベント後にすべての外部 MOSFET がディスエーブルになり、nFAULT ピンが Low になります。SPI レジスタでは、FAULT、VDS_OCP、および対応する MOSFET OCP ビットが High にラッチされます。VDS_OCP 条件が解消され、CLR_FLT ビットと ENABLE リセット・パルス (tRST) のどちらかによってクリア・フォルト・コマンドが発行されると、通常動作が再開されます (ゲート・ドライバの動作が再開され、nFAULT ピンが解放される)。