JAJSKI6C May   2020  – July 2022 DRV8424 , DRV8425

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
    1.     デバイス比較表
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 インデクサ・タイミング要件
    7. 6.7 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ステッピング・モータ・ドライバの電流定格
        1. 7.3.1.1 ピーク電流定格
        2. 7.3.1.2 RMS 電流定格
        3. 7.3.1.3 フルスケール電流定格
      2. 7.3.2  PWM モータ・ドライバ
      3. 7.3.3  マイクロステッピング・インデクサ
      4. 7.3.4  MCU DAC による VREF の制御
      5. 7.3.5  電流レギュレーション
      6. 7.3.6  減衰モード
        1. 7.3.6.1 電流増加および減少でスロー・ディケイ
        2. 7.3.6.2 電流増加ではスロー・ディケイ、電流減少ではミックス・ディケイ
        3. 7.3.6.3 電流増加および減少でミックス・ディケイ
        4. 7.3.6.4 スマート・チューン・ダイナミック・ディケイ
        5. 7.3.6.5 スマート・チューン・リップル・コントロール
        6. 7.3.6.6 PWM オフ時間
        7. 7.3.6.7 ブランキング時間
      7. 7.3.7  チャージ･ポンプ
      8. 7.3.8  リニア電圧レギュレータ
      9. 7.3.9  論理レベル、トライレベル、クワッドレベルのピン構造図
      10. 7.3.10 nFAULT ピン
      11. 7.3.11 保護回路
        1. 7.3.11.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.11.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.11.3 過電流保護 (OCP)
          1. 7.3.11.3.1 ラッチド・シャットダウン
          2. 7.3.11.3.2 自動リトライ
        4. 7.3.11.4 サーマル・シャットダウン (OTSD)
          1. 7.3.11.4.1 ラッチド・シャットダウン
          2. 7.3.11.4.2 自動リトライ
        5. 7.3.11.5 フォルト条件のまとめ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 ディセーブル・モード (nSLEEP = 1、ENABLE = 0)
      3. 7.4.3 動作モード (nSLEEP = 1、ENABLE = ハイ・インピーダンス / 1)
      4. 7.4.4 nSLEEP リセット・パルス
      5. 7.4.5 機能モードのまとめ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステッピング・モータの速度
        2. 8.2.2.2 電流レギュレーション
        3. 8.2.2.3 ディケイ・モード
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 熱に関連するアプリケーション
        1. 8.2.4.1 消費電力との関係
          1. 8.2.4.1.1 導通損失
          2. 8.2.4.1.2 スイッチング損失
          3. 8.2.4.1.3 静止電流による消費電力
          4. 8.2.4.1.4 全消費電力
        2. 8.2.4.2 デバイスの接合部温度の概算
  9. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 関連リンク
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.5 電気的特性

標準値は TA = 25℃、VVM = 24V での値です。特に記述のない限り、すべての限界値は推奨動作条件の全範囲を満たすものとします。
パラメータ テスト条件 最小 標準 最大 単位
電源 (VM、DVDD)
IVM VM 動作電源電流 ENABLE = 1、nSLEEP = 1、モータ負荷なし 5 6.5 mA
IVMQ VM スリープ・モード電源電流 nSLEEP = 0 2 4 μA
tSLEEP スリープ時間 nSLEEP = 0 でスリープモード 120 μs
tRESET nSLEEP リセット・パルス nSLEEP = Low でフォルトをクリア 20 40 μs
tWAKE ウェークアップ時間 nSLEEP = 1 で出力遷移 0.8 1.2 ms
tON ターンオン時間 VM > UVLO で出力遷移 0.8 1.2 ms

tEN

イネーブル時間

ENABLE =0/1 で出力遷移

5

 μs
VDVDD 内部レギュレータ電圧 外部負荷なし、6V < VVM < 33 V 4.75 5 5.25 V
外部負荷なし、VVM = 4.5 V

4.2

4.35

V
チャージ・ポンプ (VCP、CPH、CPL)
VCP VCP 動作電圧 6 V < VVM < 33 V VVM + 5 V
f(CP) チャージ・ポンプ・スイッチング周波数 VVM > UVLO、nSLEEP = 1 360 kHz
論理レベル入力 (STEP、DIR、nSLEEP)
VIL 入力論理 Low 電圧 0 0.6 V
VIH 入力論理 High 電圧 1.5 5.5 V
VHYS 入力論理ヒステリシス 150 mV
IIL 入力論理 Low 電流 VIN = 0V –1 1 μA
IIH 入力論理 High 電流 VIN = 5V 100 μA
トライレベル入力 (M0、DECAY0、DECAY1、ENABLE)
VI1 入力論理 Low 電圧 GND に接続 0 0.6 V
VI2 入力 Hi-Z 電圧 ハイ・インピーダンス 1.8 2 2.2 V
VI3 入力論理 High 電圧 DVDD に接続 2.7 5.5 V
IO 出力プルアップ電流 10 μA
クワッドレベル入力 (M1、TOFF)
VI1 入力論理 Low 電圧 GND に接続 0 0.6 V
VI2 330kΩ ± 5% を GND との間に接続 1 1.25 1.4 V
VI3 入力 Hi-Z 電圧 ハイ・インピーダンス 1.8 2 2.2 V
VI4 入力論理 High 電圧 DVDD に接続 2.7 5.5 V
IIL 出力プルアップ電流 10 μA
制御出力 (nFAULT)
VOL 出力論理 Low 電圧 IO = 5mA 0.5 V
IOH 出力論理 High リーク電流 –1 1 μA
モータ・ドライバ出力 (AOUT1、AOUT2、BOUT1、BOUT2)
RDS(ONH) ハイサイド FET オン抵抗 (DRV8424) TJ = 25℃、IO = -1A 165 200 mΩ
TJ = 125℃、IO = -1A 250 300 mΩ
TJ = 150℃、IO = -1A 280 350 mΩ
RDS(ONL) ローサイド FET オン抵抗 (DRV8424) TJ = 25℃、IO = 1 A 165 200 mΩ
TJ = 125℃、IO = 1 A 250 300 mΩ
TJ = 150℃、IO = 1 A 280 350 mΩ
RDS(ONH) ハイサイド FET オン抵抗 (DRV8425) TJ = 25℃、IO = -1A 275 330 mΩ
TJ = 125℃、IO = -1A 410 500 mΩ
TJ = 150℃、IO = -1A 460 580 mΩ
RDS(ONL) ローサイド FET オン抵抗 (DRV8425) TJ = 25℃、IO = 1 A 275 330 mΩ
TJ = 125℃、IO = 1 A 410 500 mΩ
TJ = 150℃、IO = 1 A 460 580 mΩ
tSR 出力スルーレート VVM = 24V、IO = 1A、10% と 90% の間 240 V/µs
PWM 電流制御 (VREF)
KV トランスインピーダンス・ゲイン VREF = 3.3 V 1.254 1.32 1.386 V/A

IVREF

VREF リーク電流

 VREF = 3.3 V

8.25

 μA
tOFF PWM オフ時間 TOFF = 0 7 μs
TOFF = 1 16
TOFF = ハイ・インピーダンス 24
TOFF = 330kΩ を GND との間に接続 32
ΔITRIP 電流トリップ精度 IO = 2.5A、10%～20% 電流設定 -8 12 %
IO = 2.5A、20%～40% 電流設定 –7

7
IO = 2.5A、40%～100% 電流設定 –5 5
IO,CH AOUT と BOUT の電流マッチング IO = 2.5 A -2.5 2.5 %
保護回路
VUVLO VM 低電圧誤動作防止 (UVLO) VM 立ち下がり、UVLO 立ち下がり 4.1 4.25 4.35 V
VM 立ち上がり、UVLO 立ち上がり 4.2 4.35 4.45
VUVLO,HYS 低電圧ヒステリシス 立ち上がりから立ち下がりへのスレッショルド 100 mV
VCPUV チャージ・ポンプ低電圧 VCP 立ち下がり、CPUV 通知 VVM + 2 V
IOCP 過電流保護 FET を流れる電流、DRV8424 4 A
IOCP 過電流保護 FET を流れる電流、DRV8425 3.2 A
tOCP 過電流グリッチ除去時間 1.8 μs
tRETRY 過電流リトライ時間 4 ms
TOTSD サーマル・シャットダウン ダイ温度 TJ 150 165 180 °C
THYS_OTSD 過熱保護閾値ヒステリシス ダイ温度 TJ 20 ℃