JAJSKI6C May   2020  – July 2022 DRV8424 , DRV8425

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
    1.     デバイス比較表
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 インデクサ・タイミング要件
    7. 6.7 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ステッピング・モータ・ドライバの電流定格
        1. 7.3.1.1 ピーク電流定格
        2. 7.3.1.2 RMS 電流定格
        3. 7.3.1.3 フルスケール電流定格
      2. 7.3.2  PWM モータ・ドライバ
      3. 7.3.3  マイクロステッピング・インデクサ
      4. 7.3.4  MCU DAC による VREF の制御
      5. 7.3.5  電流レギュレーション
      6. 7.3.6  減衰モード
        1. 7.3.6.1 電流増加および減少でスロー・ディケイ
        2. 7.3.6.2 電流増加ではスロー・ディケイ、電流減少ではミックス・ディケイ
        3. 7.3.6.3 電流増加および減少でミックス・ディケイ
        4. 7.3.6.4 スマート・チューン・ダイナミック・ディケイ
        5. 7.3.6.5 スマート・チューン・リップル・コントロール
        6. 7.3.6.6 PWM オフ時間
        7. 7.3.6.7 ブランキング時間
      7. 7.3.7  チャージ･ポンプ
      8. 7.3.8  リニア電圧レギュレータ
      9. 7.3.9  論理レベル、トライレベル、クワッドレベルのピン構造図
      10. 7.3.10 nFAULT ピン
      11. 7.3.11 保護回路
        1. 7.3.11.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.11.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.11.3 過電流保護 (OCP)
          1. 7.3.11.3.1 ラッチド・シャットダウン
          2. 7.3.11.3.2 自動リトライ
        4. 7.3.11.4 サーマル・シャットダウン (OTSD)
          1. 7.3.11.4.1 ラッチド・シャットダウン
          2. 7.3.11.4.2 自動リトライ
        5. 7.3.11.5 フォルト条件のまとめ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 ディセーブル・モード (nSLEEP = 1、ENABLE = 0)
      3. 7.4.3 動作モード (nSLEEP = 1、ENABLE = ハイ・インピーダンス / 1)
      4. 7.4.4 nSLEEP リセット・パルス
      5. 7.4.5 機能モードのまとめ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステッピング・モータの速度
        2. 8.2.2.2 電流レギュレーション
        3. 8.2.2.3 ディケイ・モード
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 熱に関連するアプリケーション
        1. 8.2.4.1 消費電力との関係
          1. 8.2.4.1.1 導通損失
          2. 8.2.4.1.2 スイッチング損失
          3. 8.2.4.1.3 静止電流による消費電力
          4. 8.2.4.1.4 全消費電力
        2. 8.2.4.2 デバイスの接合部温度の概算
  9. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 関連リンク
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成および機能

GUID-9F2C70F8-DF97-411C-B02D-DD9AAD9AC7CC-low.gif図 5-1 PWP PowerPAD™ パッケージ 28 ピン HTSSOP 上面図
GUID-AD87F220-FFFB-408E-A557-76DE0B20D2C4-low.gif図 5-2 RGE パッケージ 24 ピン VQFN (露出サーマル・パッド付き) 上面図
表 5-1 ピン機能
ピン I/O 種類 説明
名称 番号
HTSSOP VQFN
AOUT1 4、5 3 O 出力 巻線 A 出力。ステッピング・モータの巻線に接続します。
AOUT2 6、7 4 O 出力 巻線 A 出力。ステッピング・モータの巻線に接続します。
PGND 3、12 2、7 — 電源 電源グランド。システム・グランドに接続します。
BOUT2 8、9 5 O 出力 巻線 B 出力。ステッピング・モータの巻線に接続します。
BOUT1 10、11 6 O 出力 巻線 B 出力。ステッピング・モータの巻線に接続します。
CPH 28 23 — 電源 チャージ・ポンプのスイッチング・ノード。X7R、0.022µF、VM 定格セラミック・コンデンサを CPH と CPL の間に接続します。
CPL 27 22
DIR 24 19 I 入力 方向入力。ロジック・レベルによりステッピング方向を設定します。内部プルダウン抵抗。
ENABLE 25 20 I 入力 論理 Low でデバイスの出力をディセーブル。論理 High でイネーブル。DVDD への内部プルアップ。OCP および OTSD 応答のタイプも決定します。
DVDD 15 10 O 電源 ロジック電源電圧。X7R、0.47µF～1µF、6.3V または 10V 定格セラミック・コンデンサを GND との間に接続します。
GND 14 9 — 電源 デバイスのグランド。システム・グランドに接続します。
VREF 17 12 I 入力 電流設定リファレンス入力。DRV8424 の場合は最大値 3.3V、DRV8425 の場合は 2.64V。DVDD と抵抗分割器を使用して VREF を供給できます。
M0 18 13 I 入力 マイクロステッピング・モード設定ピン。ステップ・モードを設定します。内部プルダウン抵抗。
M1 22 17
DECAY0 21 16 I 入力 ディケイ・モード設定ピン。ディケイ・モードを設定します (Topic Link Label7.3.6 セクションを参照)。
DECAY1 20 15
STEP 23 18 I 入力 ステップ入力。立ち上がりエッジでインデクサが 1 ステップ進みます。内部プルダウン抵抗。
VCP 1 24 — 電源 チャージ・ポンプの出力。X7R、0.22μF、16V セラミック・コンデンサを VM との間に接続します。
VM 2、13 1、8 — 電源 電源。モータ電源電圧に接続し、VM 定格の 2 つの 0.01µF セラミック・コンデンサ (各ピンに 1 つずつ) と 1 つのバルク・コンデンサを使用して PGND にバイパスします。
TOFF 19 14 I 入力 電流チョッピング中のディケイ・モードのオフ時間を設定します。4 レベル・ピン。また、スマート・チューン・リップル・コントロール・モードでリップル電流を設定します。
nFAULT 16 11 O オープンドレイン フォルト通知。フォルト条件により論理 Low に駆動されます。オープンドレイン出力には外部プルアップ抵抗が必要です。
nSLEEP 26 21 I 入力 スリープ・モード入力。ロジック High でデバイスをイネーブル。ロジック Low で低消費電力スリープ・モードに移行。内部プルダウン抵抗。nSLEEP Low パルスにより、フォルトがクリアされます。
PAD - - - - サーマル・パッド。システム・グランドに接続します。