JAJSKI6C May   2020  – July 2022 DRV8424 , DRV8425

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
    1.     デバイス比較表
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 インデクサ・タイミング要件
    7. 6.7 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ステッピング・モータ・ドライバの電流定格
        1. 7.3.1.1 ピーク電流定格
        2. 7.3.1.2 RMS 電流定格
        3. 7.3.1.3 フルスケール電流定格
      2. 7.3.2  PWM モータ・ドライバ
      3. 7.3.3  マイクロステッピング・インデクサ
      4. 7.3.4  MCU DAC による VREF の制御
      5. 7.3.5  電流レギュレーション
      6. 7.3.6  減衰モード
        1. 7.3.6.1 電流増加および減少でスロー・ディケイ
        2. 7.3.6.2 電流増加ではスロー・ディケイ、電流減少ではミックス・ディケイ
        3. 7.3.6.3 電流増加および減少でミックス・ディケイ
        4. 7.3.6.4 スマート・チューン・ダイナミック・ディケイ
        5. 7.3.6.5 スマート・チューン・リップル・コントロール
        6. 7.3.6.6 PWM オフ時間
        7. 7.3.6.7 ブランキング時間
      7. 7.3.7  チャージ･ポンプ
      8. 7.3.8  リニア電圧レギュレータ
      9. 7.3.9  論理レベル、トライレベル、クワッドレベルのピン構造図
      10. 7.3.10 nFAULT ピン
      11. 7.3.11 保護回路
        1. 7.3.11.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.11.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.11.3 過電流保護 (OCP)
          1. 7.3.11.3.1 ラッチド・シャットダウン
          2. 7.3.11.3.2 自動リトライ
        4. 7.3.11.4 サーマル・シャットダウン (OTSD)
          1. 7.3.11.4.1 ラッチド・シャットダウン
          2. 7.3.11.4.2 自動リトライ
        5. 7.3.11.5 フォルト条件のまとめ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 ディセーブル・モード (nSLEEP = 1、ENABLE = 0)
      3. 7.4.3 動作モード (nSLEEP = 1、ENABLE = ハイ・インピーダンス / 1)
      4. 7.4.4 nSLEEP リセット・パルス
      5. 7.4.5 機能モードのまとめ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステッピング・モータの速度
        2. 8.2.2.2 電流レギュレーション
        3. 8.2.2.3 ディケイ・モード
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 熱に関連するアプリケーション
        1. 8.2.4.1 消費電力との関係
          1. 8.2.4.1.1 導通損失
          2. 8.2.4.1.2 スイッチング損失
          3. 8.2.4.1.3 静止電流による消費電力
          4. 8.2.4.1.4 全消費電力
        2. 8.2.4.2 デバイスの接合部温度の概算
  9. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 関連リンク
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.5 電流レギュレーション

モータ巻線に流れる電流は、調整可能なオフ時間 PWM 電流レギュレーション回路によって制御されます。H ブリッジをイネーブルすると、現在の DC 電圧、巻線のインダクタンス、逆起電力の大きさに応じた速度で、巻線を流れる電流が増加します。電流が電流レギュレーション・スレッショルドに達すると、ブリッジは TOFF ピンの設定で決まる時間の間ディケイ・モードに移行して電流を低減します。オフ時間が経過すると、ブリッジは再イネーブルされ、次の PWM サイクルを開始します。

GUID-8A90DE6A-52D4-4064-8A0C-02DDCDE7EE70-low.gif図 7-6 電流チョッピング波形

PWM レギュレーション電流は、ローサイド・パワー MOSFET と並列に接続した電流センス MOSFET の両端の電圧を監視するコンパレータによって設定されます。電流センス MOSFET は、正弦波で重み付けした電流モード DAC の出力であるリファレンス電流でバイアスされます。この DAC のフルスケール・リファレンス電流は VREF ピンの電圧で設定します。

このフルスケール・レギュレーション電流 (IFS) は次の式で計算できます。IFS (A) = VREF (V) / KV (V/A) = VREF (V) / 1.32 (V/A)