JAJSKJ7C June 2020 – July 2022 DRV8428
PRODUCTION DATA
各 FET のアナログ電流制限回路は、ゲート駆動を止めることで、FET に流れる電流を制限します。この電流制限が tOCP 時間よりも長く続いた場合、両方の H ブリッジの FET がディセーブルされ、EN/nFAULT ピンは Low に駆動されます。tRETRY 時間が経過し、フォルト条件が解消した後、自動的に通常動作に復帰します (モータ・ドライバの動作と EN/nFAULT の解放)。