JAJSKW7 December   2020 DRV8434A

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1. 5.1 端子機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 ステッピング制御ロジック・タイミング要件
      1. 6.6.1 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 ステッピング・モータ・ドライバの電流定格
        1. 7.3.1.1 ピーク電流定格
        2. 7.3.1.2 RMS 電流定格
        3. 7.3.1.3 フルスケール電流定格
      2. 7.3.2 PWM モータ・ドライバ
      3. 7.3.3 マイクロステッピング・インデクサ
      4. 7.3.4 MCU DAC による VREF の制御
      5. 7.3.5 電流レギュレーションおよびディケイ・モード
        1. 7.3.5.1 スマート・チューン・リップル・コントロール
        2. 7.3.5.2 ブランキング時間
      6. 7.3.6 チャージ･ポンプ
      7. 7.3.7 リニア電圧レギュレータ
      8. 7.3.8 論理レベル、トライレベル、クワッドレベルのピン構造図
        1. 7.3.8.1 nFAULT ピン
      9. 7.3.9 保護回路
        1. 7.3.9.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.9.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.9.3 過電流保護 (OCP)
        4. 7.3.9.4 ストール検出
        5. 7.3.9.5 開放負荷検出 (OL)
        6. 7.3.9.6 サーマル・シャットダウン (OTSD)
        7.       フォルト条件のまとめ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2.      43
      3. 7.4.2 ディセーブル・モード (nSLEEP = 1、ENABLE = 0)
      4. 7.4.3 動作モード (nSLEEP = 1、ENABLE = ハイ・インピーダンス / 1)
      5. 7.4.4 nSLEEP リセット・パルス
      6.      機能モードのまとめ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステッピング・モータの速度
        2. 8.2.2.2 電流レギュレーション
        3. 8.2.2.3 ディケイ・モード
        4. 8.2.2.4 アプリケーション曲線
        5. 8.2.2.5 熱に関連する計算
          1. 8.2.2.5.1 消費電力
          2. 8.2.2.5.2 導通損失
          3. 8.2.2.5.3 スイッチング損失
          4. 8.2.2.5.4 静止電流による消費電力
          5. 8.2.2.5.5 全消費電力
          6. 8.2.2.5.6 デバイスの接合部温度の概算
  9. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.8 論理レベル、トライレベル、クワッドレベルのピン構造図

図 7-8 に、M0、STL_MODE、ENABLE ピンの入力構造を示します。

GUID-D49B544A-A9E9-43E2-89E8-6E5D17B550D1-low.gif図 7-8 トライレベル入力ピン構造図

図 7-9 に、M1 ピンの入力構造を示します。

GUID-B1286E0B-FA00-4EB0-BBC3-6977B287FA5E-low.gif図 7-9 クワッドレベル入力ピン構造図

図 7-10 に、STEP、DIR、nSLEEP ピンの入力構造を示します。

GUID-ACA3E2E2-B31F-46C5-970A-181128FDF3EC-low.gif図 7-10 論理レベル入力ピン構造図