JAJSPK0A December 2022 – October 2023 DRV8461
PRODUCTION DATA
コントローラがステップ・パルスを送信せず、モーターが同じ位置を保持している場合、DRV8461 は静止電力節約モードで動作するように構成できます。EN_STSL ビットに 1b を書き込むことでこのモードをイネーブルにすると、コイル電流を実行電流から保持電流まで下げることにより、システムの消費電力を低減できます。
図 7-11 に示すように、最後の STEP パルスの後、デバイスは TSTSL_DLY レジスタによってプログラムされた時間を待機します。その後、TSTSL_FALL レジスタによってプログラムされた期間にわたって、コイル電流は実行電流から保持電流まで降下します。デバイスが静止電力節約モードであることを示して、STSL フラグが立ちます。次の STEP パルスが検出されると、コイル電流はただちに実行電流まで上昇します。TSTSL_FALL および TSTSL_DLY に利用可能なオプションを表 7-95 に示します。
セクション 7.3.8 に記載されているように、実行電流は TRQ_DAC レジスタによってプログラムされ、保持電流は ISTSL レジスタによってプログラムされます。
パラメータ | 説明 |
---|---|
TSTSL_FALL[3:0] |
TSTSL_DLY 時間の経過後に、電流が TRQ_DAC から ISTSL まで減少する時間を制御します。TSTSL_FALL ごとに、電流が ISTSL に達するまで TRQ_DAC は 1b ずつ低下します。合計立ち下がり時間 = (TRQ_DAC - ISTSL) *各電流ステップの立ち下がり時間。
|
TSTSL_DLY[5:0] |
最後の STEP パルスから静止電力節約モードの起動までの遅延を制御します。
|
ISTSL < TRQ_DAC の場合は IHOLD = ISTSL
ISTSL > TRQ_DAC の場合は IHOLD = TRQ_DAC