JAJSHH8B August   2019  – January 2021 DRV8874-Q1

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. ピン構成と機能
    1.     ピン機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 外付け部品
      2. 7.3.2 制御モード
        1. 7.3.2.1 PH/EN 制御モード (PMODE = 論理 Low)
        2. 7.3.2.2 PWM 制御モード (PMODE = 論理 High)
        3. 7.3.2.3 独立ハーフブリッジ制御モード (PMODE = Hi-Z)
      3. 7.3.3 電流検出およびレギュレーション
        1. 7.3.3.1 電流検出
        2. 7.3.3.2 電流レギュレーション
          1. 7.3.3.2.1 固定オフ時間電流チョッピング
          2. 7.3.3.2.2 サイクル単位電流チョッピング
      4. 7.3.4 保護回路
        1. 7.3.4.1 VM 電源低電圧誤動作防止 (UVLO)
        2. 7.3.4.2 VCP チャージ・ポンプ低電圧誤動作防止 (CPUV)
        3. 7.3.4.3 OUTx の過電流保護 (OCP)
        4. 7.3.4.4 サーマル・シャットダウン (TSD)
        5. 7.3.4.5 フォルト条件のまとめ
      5. 7.3.5 ピン構造図
        1. 7.3.5.1 論理レベル入力
        2. 7.3.5.2 トライレベル入力
        3. 7.3.5.3 クワッドレベル入力
    4. 7.4 デバイスの機能モード
      1. 7.4.1 アクティブ・モード
      2. 7.4.2 低消費電力スリープ・モード
      3. 7.4.3 フォルト・モード
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 主要アプリケーション
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 電流検出およびレギュレーション
          2. 8.2.1.2.2 消費電力および出力電流特性
          3. 8.2.1.2.3 熱性能
            1. 8.2.1.2.3.1 定常状態熱性能
            2. 8.2.1.2.3.2 過渡熱性能
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 代替アプリケーション
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
          1. 8.2.2.2.1 電流検出およびレギュレーション
        3. 8.2.2.3 アプリケーション曲線
  9. 電源に関する推奨事項
    1. 9.1 バルク容量
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
      1. 10.2.1 HTSSOP のレイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報
サイクル単位電流チョッピング

サイクル単位モードの場合、IOUT が ITRIP を超過してから、EN/IN1 ピンまたは PH/IN2 ピンの次の制御入力エッジまで、H ブリッジがブレーキ (ローサイド・スロー・ディケイ状態、両方のローサイド MOSFET がオン) に移行します。このため、外部コントローラによる電流チョッピング方式の追加制御が可能です。図 7-4 に、これを示します。サイクル単位モードでは、ブレーキ (ローサイド・スロー・ディケイ状態) に移行した後、出力をリセットするために新しい制御入力エッジが必要なため、100% デューティ・サイクル電流レギュレーションをサポートしていません。

GUID-FF4FDE75-2275-4130-B372-3E3D4BE5DE7C-low.gif図 7-4 サイクル単位電流レギュレーション

本デバイスは、サイクル単位モードにおいて、H ブリッジが内部電流チョッピングに移行すると常に nFAULT ピンを Low にして表示します。これを使って、デバイスの出力が制御入力と異なっているかどうか、または負荷が ITRIP スレッショルドに達したかどうかを判断できます。これを図 7-5 に示します。nFAULT は、デバイスが次の制御入力エッジを受信し、出力をリセットするとすぐに解放されます。

GUID-8EF3E816-474D-4A9C-BE89-0FC38C23E79E-low.gif図 7-5 nFAULT が電流チョッピング・インジケータとして機能するサイクル単位電流レギュレーション

nFAULT ピンが電流チョッピング状態出力として Low になっても、デバイスの機能は影響されません。nFAULT ピンは状態出力としてのみ使用され、デバイスは通常動作を継続します。デバイス・フォルト (「Topic Link Label7.3.4」で概説しています) と電流チョッピング状態出力を区別するために、nFAULT ピンを制御入力と比較できます。電流チョッピング状態出力は、制御入力が順方向または逆方向の駆動状態 (図 7-1) を指示している場合にのみアサートできます。nFAULT ピンの挙動が図 7-5 に示す動作から逸脱した場合、以下の状況のいずれかが発生しています。

  • デバイス・フォルトが発生した場合、電流チョッピングではなくフォルト条件を示すために nFAULT ピンが Low にプルされます。デバイス・フォルトの種類によっては、制御入力が Hi-Z またはスロー・ディケイ状態を指示していても、nFAULT は Low に維持される場合があります。
  • 制御入力がドライブからスロー・ディケイに移行した際、IOUT > ITRIP の場合、nFAULT ピンは tBLK の間 High になった後再び Low になります。この原因として、制御入力の PWM 周波数またはデューティ・サイクルに応じて生じるオフ時間が短すぎるために IOUT 電流が ITRIP スレッショルドを下回るまで減衰できないことが考えられます。図 7-6 に、この条件の例を示します。IOUT > ITRIP という条件は、オシロスコープでは VIPROPI > VREF として観測できます。
GUID-D42941A3-B83A-451D-841E-CC338FA01A76-low.png
チャネル1 = ENチャネル2 = nFAULT
チャネル3 = VREFチャネル4 = IPROPI
図 7-6 nFAULT ピン (VIPROPI > VVREF、PH/EN モード) と PWM 信号 (EN ピン)