JAJSL86A January   2021  – May 2022 DRV8935

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
    1.     ピン機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 ブリッジ制御と電流レギュレーション
      2. 7.3.2 ディケイ・モード
        1. 7.3.2.1 ブランキング時間
      3. 7.3.3 チャージ･ポンプ
      4. 7.3.4 リニア電圧レギュレータ
      5. 7.3.5 論理およびクワッドレベル・ピン構造図
      6. 7.3.6 nFAULT ピン
      7. 7.3.7 保護回路
        1. 7.3.7.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.7.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.7.3 過電流保護 (OCP)
        4. 7.3.7.4 サーマル・シャットダウン (OTSD)
        5. 7.3.7.5 フォルト条件のまとめ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 動作モード (nSLEEP = 1)
      3. 7.4.3 nSLEEP リセット・パルス
      4. 7.4.4 機能モードのまとめ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 電流レギュレーション
      3. 8.2.3 消費電力の計算とアプリケーション曲線
  10. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.1 ブリッジ制御と電流レギュレーション

INx 入力ピンは、OUTx 出力の状態 （ハイまたはロー） を直接制御します。真理値表について、以下に説明します。

表 7-2 DRV8935 制御インターフェイス
nSLEEPINxOUTx説明
0Xハイ・インピーダンススリープ・モード、ハーフブリッジはディセーブル (ハイ・インピーダンス)
10LOUTx ローサイド・オン
11HOUTx ハイサイド・オン

出力負荷が VM 電源に接続されている場合、負荷電流を ITRIP レベルに調整できます。OUT1 および OUT2 出力の ITRIP 電流レベルは VREF12 ピンによって制御され、 OUT3 および OUT4 出力の ITRIP レベルは VREF34 ピンによって制御されます。ITRIP 電流 ( ITRIP) は、 ITRIP (A) = VREF (V) / 1.32 (V/A) として計算できます。VREF 電圧は、DVDD ピンからグランドに分圧抵抗を接続することでプログラミングできます。両方の VREF ピンを接続して、4 つの出力チャネルすべてに対して同じ ITRIP 電流をプログラムできます。

DRV8935 は、VM 電源に接続された 4 つの抵抗性負荷または誘導性負荷を同時に駆動できます。INx = 0 の場合、電流が増加して ITRIP レベルに達するまでローサイド FET がオンになります。負荷電流が ITRIP に等しいと、ローサイド FET がオフになり、TOFF ピンによって決定された一定のオフ時間にわたってハイサイド FET がオンになります。オフ時間が経過すると、ローサイド FET が再度オンになり、サイクルが繰り返されます。このオフ時間設定は、実行中に変更できます。オフ時間設定を変更した後、10µs のデグリッチ時間後に新しいオフ時間が適用されます。

VM に接続された抵抗性負荷の場合、 ITRIP が (VM / RLOAD) より高いと、INx = 0 のとき、負荷電流は VM / RLOAD レベルで制御されます。VM に接続された誘導性負荷の場合、暴走や過電流保護のトリガを防止するために、電流がサイクルごとに十分に減衰することを保証する必要があります。さまざまなシナリオを以下に示します。

GUID-44C45C07-4703-4E0D-8BF1-B99CE56A3C9F-low.gif図 7-3 VM に接続された抵抗性負荷、サイクル単位の制御、 ITRIP は VM/RLOAD より高くなる
GUID-BB81C6FB-C6DD-49A2-97CE-9BF479FABC24-low.gif図 7-4 VM に接続された誘導性負荷、固定オフ時間電流のチョッピング
このシナリオでは、INx = 0 の場合、IOUT が ITRIP を超えると、tOFF 期間にわたってハイサイド MOSFET がオンになります。tOFF が経過すると、再度 IOUT が ITRIP を超えるまでローサイド MOSFET が再度オンになります。固定オフ時間モードにより、外部コントローラを使用せずに、シンプルな電流チョッピング方式を実現できます。固定オフ時間モードは 100% デューティ・サイクル電流レギュレーションをサポートします。

負荷電流を制御するもう 1 つの方法は、サイクル単位の制御モードです。このモードでは、INx 入力ピンの PWM パルス幅が制御されます。このため、外部コントローラによる電流チョッピング方式の追加制御が可能です。VM に接続されている負荷の場合、INx = 0 のとき、負荷を流れる電流は上昇し、INx = 1 のとき、負荷を流れる電流は減衰します。INx パルスのデューティ・サイクルを適切に選択することで、電流を目標値に調整できます。このようなさまざまなシナリオを以下に示します。

GUID-DBE0A1C9-002D-481F-9FED-C7B8BD8E80D7-low.gif図 7-5 VM に接続された誘導性負荷、サイクル単位の制御
このシナリオでは、電流が暴走しないように、INx ピンのデューティ・サイクルを調整する必要があります。
GUID-20A05478-F0EE-42B2-BB63-689FFE637CA6-low.gif図 7-6 VM に接続された誘導性負荷、サイクル単位の制御、T は DRV8935 の TOFF より小さい必要がある
同様に、グランドに接続された負荷を流れる電流は、INx ピンのパルス幅を制御することで制御できます。INx = 1 は電流を上昇させ、INx = 0 は電流を減衰させます。このような 2 つのシナリオを以下に示します。

GUID-657F89DD-DBE9-4C84-843D-D0A6C7949EF0-low.gif図 7-7 グランドに接続された誘導性負荷、サイクル単位の制御
このシナリオでは、電流が暴走しないように、INx ピンのデューティ・サイクルを調整する必要があります。
GUID-5ACB60E4-D62F-4C81-9897-2D2826FD78FB-low.gif図 7-8 グランドに接続された抵抗性負荷、サイクル単位の制御.