JAJSKX0 April   2020  – December 2020 DRV8955

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1.     端子機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
      1. 6.5.1 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 構成オプションとブリッジ制御
      2. 7.3.2 電流レギュレーション
      3. 7.3.3 チャージ･ポンプ
      4. 7.3.4 リニア電圧レギュレータ
      5. 7.3.5 論理およびクワッドレベル・ピン構造図
        1. 7.3.5.1 nFAULT ピン
      6. 7.3.6 保護回路
        1. 7.3.6.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.6.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.6.3 過電流保護 (OCP)
        4. 7.3.6.4 サーマル・シャットダウン (OTSD)
        5.       フォルト条件のまとめ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2. 7.4.2 動作モード (nSLEEP = 1)
      3. 7.4.3 nSLEEP リセット・パルス
      4.      機能モードのまとめ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 電流レギュレーション
        2. 8.2.2.2 消費電力および熱に関する計算
        3. 8.2.2.3 アプリケーション曲線
  9. 9 電源に関する推奨事項
    1. 9.1 バルク容量の決定
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

端子機能

ピン種類説明
名前PWPRGE
IN12520IPWM 入力。ハーフブリッジ 1 の状態をロジック制御します。内部プルダウン。
IN22419IPWM 入力。ハーフブリッジ 2 の状態をロジック制御します。内部プルダウン。
IN32318IPWM 入力。ハーフブリッジ 3 の状態をロジック制御します。内部プルダウン。
IN42217IPWM 入力。ハーフブリッジ 4 の状態をロジック制御します。内部プルダウン。
OUT14, 53Oハーフブリッジ 1 の出力。
OUT26, 74Oハーフブリッジ 2 の出力。
OUT310, 116Oハーフブリッジ 3 の出力。
OUT48, 95Oハーフブリッジ 4 の出力。
VREF12/EN31813IMODE ピンが 0、1、またはハイ・インピーダンスの場合、このピンは基準電圧入力ピンとして機能し、ハーフブリッジ 1 および 2 の電流レベルを制御します。330k の抵抗を MODE ピンとグランドの間に接続すると、このピンのロジック High によって OUT3 がイネーブルになります。
VREF34/EN41712IMODE ピンが 0、1、またはハイ・インピーダンスの場合、このピンは基準電圧入力ピンとして機能し、ハーフブリッジ 3 および 4 の電流レベルを制御します。330k の抵抗を MODE ピンとグランドの間に接続すると、このピンのロジック High によって OUT4 がイネーブルになります。
RSVD/EN12015-MODE ピンが 0、1、またはハイ・インピーダンスの場合、このピンは未接続のままにしてください。330k の抵抗を MODE ピンとグランドの間に接続すると、このピンでロジック HIGH になると OUT1 がイネーブルになります。
MODE2116IMODE ピンの電圧により、個々のハーフブリッジの並列接続を選択するか、ブリッジの独立したハイ・インピーダンス動作を選択します。MODE が 0 のとき、 4 つの独立したソレノイド負荷を駆動できます。MODE が 1 のとき、ハーフブリッジのペアを並列接続することで、 2 つのソレノイド負荷を高い出力電流で駆動できます。MODEがオープンのときは、すべてのハーフブリッジが並列になり、単一のソレノイド負荷が駆動されます。330k の抵抗を MODE とグランドの間に接続すると、独立したハイ・インピーダンス動作がイネーブルになり、各ハーフ・ブリッジ出力を個別にイネーブルまたはディセーブルにすることができます。
CPH2823PWRチャージ・ポンプのスイッチング・ノード。X7R、0.022μF、VM 定格セラミック・コンデンサを CPH と CPL の間に接続します。
CPL2722
GND149PWRデバイスのグランド。システム・グランドに接続します。
TOFF/EN21914IMODE ピンが 0、1、またはハイ・インピーダンスの場合、このピンは、電流チョッピング中のオフ時間を設定します。330k の抵抗を MODE と グランド の間に接続すると、このピンのロジック High によって OUT2 がイネーブルになります。
DVDD1510PWRロジック電源電圧。X7R、0.47µF～1µF、6.3V または 10V 定格セラミック・コンデンサを GND との間に接続します。
VCP124Oチャージ・ポンプの出力。X7R、0.22μF、16V セラミック・コンデンサを VM との間に接続します。
VM2, 131, 8PWR電源。電源電圧に接続し、VM 定格の 2 つの 0.01µF セラミック・コンデンサ (各ピンに 1 つずつ) と 1 つのバルク・コンデンサを使用して PGND にバイパスします。
PGND3, 122, 7PWR電源グランド。システム・グランドに接続します。
nFAULT1611Oフォルト通知。フォルト条件により論理 Low に駆動されます。オープン・ドレイン出力には外部プルアップ抵抗が必要です。
nSLEEP2621Iスリープ・モード入力。論理 High でデバイスをイネーブル。論理 Low で低消費電力スリープ・モードに移行。内部プルダウン抵抗。
PAD---サーマル・パッド。システム・グランドに接続します。