JAJSJZ3
june 2023
DS320PR1601
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD and Latchup Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
DC Electrical Characteristics
6.6
High Speed Electrical Characteristics
6.7
SMBUS/I2C Timing Characteristics
6.8
Typical Characteristics
6.9
Typical Jitter Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Linear Equalization
7.3.2
Flat-Gain
7.3.3
Receiver Detect State Machine
7.3.4
Five-Level Control Inputs
7.3.5
Integrated Capacitors
7.4
Device Functional Modes
7.4.1
Active PCIe Mode
7.4.2
Active Buffer Mode
7.4.3
Standby Mode
8
Programming
8.1
Pin Configurations for Lanes
8.2
SMBUS/I2C Register Control Interface
8.2.1
Shared Registers
8.2.2
Channel Registers
8.3
SMBus/I 2 C Controller Mode Configuration (EEPROM Self Load)
9
Application and Implementation
9.1
Application Information
9.2
Typical Applications
9.2.1
PCIe x16 Lane Configuration
9.2.1.1
Design Requirements
9.2.1.2
Detailed Design Procedure
9.2.1.3
Application Curves
9.3
Power Supply Recommendations
9.4
Layout
9.4.1
Layout Guidelines
9.4.2
Layout Example
10
Device and Documentation Support
10.1
Documentation Support
10.1.1
Related Documentation
10.2
ドキュメントの更新通知を受け取る方法
10.3
サポート・リソース
10.4
Trademarks
10.5
静電気放電に関する注意事項
10.6
用語集
11
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
ZDG|354
MPBGAV1C
サーマルパッド・メカニカル・データ
発注情報
jajsjz3_oa
1
特長
PCIe®
5.0、CXL 2.0、CCIX
、UPI 2.0 をサポートする 16 レーン・リニア・リドライバ
最大
32
Gbps のデータ・レートをサポート
Intel リタイマの共通フットプリントと互換
パッケージ内の TX ピンに 64 個の AC カップリング・コンデンサを内蔵しているため、基板面積の削減が可能
16GHz で 21dB
の CTLE 昇圧
非常に短いレイテンシ:130ps
小さい付加ランダム・ジッタ (PRBS データ):
50
fs
3.3V 単電源
低消費電力:チャネルあたり 164mW (動作時)
I
2
C/SMBus または EEPROM プログラミング
PCIe 用途での自動レシーバ検出
PCIe リンク・トレーニングのシームレスなサポート
内部電圧レギュレータによる電源ノイズへの耐性
x4、x8、x16 バス幅をサポート
8.90mm × 22.80mm BGA パッケージ