JAJSPE9A December   2022  – October 2023 DS560MB410

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4Revision History
  6. 5概要 (続き)
  7. 6Device and Documentation Support
    1. 6.1 Documentation Support
      1. 6.1.1 Related Documentation
    2. 6.2 Receiving Notification of Documentation Updates
    3. 6.3 Support Resources
    4. 6.4 Trademarks
    5. 6.5 静電気放電に関する注意事項
    6. 6.6 用語集
  8. 7Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

DS560MB410 は、低消費電力かつ高性能の 4 チャネル・リニア・イコライザであり、4 レベルのパルス振幅変調 (PAM4) を使用した場合は最大 28GBd、ノン・リターン・ツー・ゼロ (NRZ) 変調を使用した場合には最大 32GBd の、マルチレート・マルチプロトコル・インターフェイスをサポートします。バックプレーン、ミッドプレーン、アクティブ銅ケーブル (ACC) のアプリケーションにおいて、高速シリアル・リンクの到達範囲を拡張し、その堅牢性を強化するために使用されます。DS560MB410 により、2 つの ASIC 間の到達範囲を、ASIC 間公称到達範囲より 18dB 以上大きくすることができます。

各チャネルは、PCB または銅ケーブルの損失プロファイルのイコライゼーション用に最適化された、ユーザーにより選択可能な CTLE 昇圧プロファイルにより、独立して動作します。DS560MB410 のイコライゼーションは本質的に線形であるため、リドライバを通過する入力信号の特性は維持されます。この透過性により、リンクを行う ASIC 同士はレイテンシへの影響を最小限に抑えながら、リンク・トレーニング中に Tx (送信) イコライザ係数を自由にネゴシエーションし、ミッション・モードでは個別レーンでの前方誤り訂正 (FEC) パススルーをサポートできます。

パッケージ情報
部品番号 パッケージ (1) パッケージ・サイズ (2)
DS560MB410 ZAS (nFBGA、101) 6mm × 6mm
利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
パッケージ・サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
GUID-20210901-SS0I-MQBL-BVV5-ZTV8BHFQC0NP-low.svg 概略回路図