JAJS963E August   2002  – March 2024 DS90LT012A , DS90LV012A

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 ピン構成および機能
  5. 4 仕様
    1. 4.1 絶対最大定格
    2. 4.2 推奨動作条件
    3. 4.3 電気的特性
    4. 4.4 スイッチング特性
  6. 5 パラメータ測定情報
  7. 6 詳細説明
    1. 6.1 機能ブロック図
    2. 6.2 機能説明
      1. 6.2.1 終端
      2. 6.2.2 スレッショルド
      3. 6.2.3 フェイルセーフ機能
      4. 6.2.4 LVDS 伝送ラインのプローブ
    3. 6.3 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
  9. 8 電源に関する推奨事項
  10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
    2. 9.2 差動トレース
    3. 9.3 ケーブルとコネクタ、一般的なコメント
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

2 概要

DS90LV012A および DS90LT012A は、超低消費電力、低ノイズ、高データ レートを必要とするアプリケーション用に設計されたシングル CMOS 差動ライン レシーバです。本デバイスは、低電圧差動スイング (LVDS) テクノロジを利用して 400Mbps (200MHz) を超えるデータ レートをサポートするよう設計されています。

DS90LV012A および DS90LT012A は低電圧 (標準値 350mV) の差動入力信号を受信し、3V CMOS 出力レベルに変換します。また、レシーバは開放、短絡、終端 (100Ω) の入力フェイルセーフもサポートします。すべてのフェイルセーフ条件において、レシーバの出力は High になります。DS90LV012A のピン配置は、PCB レイアウトが容易になるよう設計されています。DS90LT012A は、ポイント ツー ポイント アプリケーション用の入力ライン終端抵抗を内蔵しています。

DS90LV012A および DS90LT012A と、対になる LVDS ライン ドライバは、高速インターフェイス アプリケーション用の消費電力の大きい PECL/ECL デバイスに代わる新たな選択肢です。

製品情報
部品番号 パッケージ (1) 本体サイズ (公称)
DS90LV012A WSON-8、SOT-23、DBV 3.00mm × 3.00mm
DS90LT012A WSON-8、SOT-23、DBV 3.00mm × 3.00mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
DS90LT012A DS90LV012A DS90LV012A の上面図DS90LV012A の上面図
DS90LT012A DS90LV012A DS90LT012A の上面図DS90LT012A の上面図