JAJS575F June   1998  – June 2016 DS90LV028A

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Fail-Safe Feature
      2. 8.3.2 Cables and Connectors
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Probing LVDS Transmission Lines
        2. 9.2.2.2 Threshold
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1 Differential Traces
      2. 11.1.2 Termination
    2. 11.2 Layout Examples
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 コミュニティ・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • 400Mbps (200MHz)を超えるスイッチング速度
  • 差動スキュー: 50ps (標準値)
  • チャネル間スキュー: 0.1ns (標準値)
  • 最大伝搬遅延: 2.5ns
  • 3.3V電源の設計
  • フロースルーのピン配置
  • パワーダウン時高インピーダンスのLVDS入力
  • 低消費電力の設計(3.3V静的で18mW)
  • 既存の5V LVDSネットワークと相互運用可能
  • 小振幅(標準値350mV)差動信号レベルを許容
  • 開放、短絡、終端の入力フェイルセーフに対応
  • ANSI/TIA/EIA-644規格に準拠
  • 工業用温度範囲: -40℃～85℃
  • SOICおよび省スペースのWSONパッケージで供給

2 アプリケーション

  • 多機能プリンタ
  • LVDS-LVCMOS間の変換
  • ビル・オートメーションとファクトリ・オートメーション
  • グリッド・インフラストラクチャ

3 概要

DS90LV028AはデュアルCMOS差動ライン・レシーバで、超低消費電力、低ノイズ、高いデータ速度を必要とするアプリケーション用に設計されています。このデバイスは、低電圧差動信号(LVDS)テクノロジを活用し、400Mbps (200MHz)を超えるデータ速度をサポートするよう設計されています。

DS90LV028Aは低電圧(標準値350mV)の差動入力信号を受信し、3V CMOS出力レベルへ変換します。また、レシーバは開放、短絡、終端(100Ω)の入力フェイルセーフもサポートします。すべてのフェイルセーフ条件において、レシーバの出力はHIGHになります。DS90LV028Aにはフロースルー設計が採用されているため、PCBレイアウトが容易です。

DS90LV028Aと、対になるLVDSライン・ドライバは、消費電力の大きいPECL/ECLデバイスの代替として、高速のポイント・ツー・ポイント・インターフェイス・アプリケーションに使用できます。

製品情報(1)

型番 パッケージ 本体サイズ(公称)
DS90LV028A SOIC (8) 4.90mm×3.91mm
WSON (8) 4.00mm×4.00mm
  1. 提供されているすべてのパッケージについては、巻末の注文情報を参照してください。

機能図

DS90LV028A 10007702.gif