DS90LVRA2 LVDS デュアル差動ライン・レシーバ

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

600Mbps (300MHz) を超えるスイッチング速度
差動スキュー：50ps (標準値)
チャネル間スキュー：0.1ns (標準値)
1.8V 電源
フロースルーのピン配置
電源オフ時に高インピーダンスになる LVDS 入力
出力スルーレート制御
LVDS 入力は LVDS/CML/LVPECL 信号に対応
ANSI/TIA/EIA-644 規格に準拠
DS90LV028A-Q1 とピン互換
OPN バリアント
- 標準：0℃～70℃
- 産業用：–40℃～+85℃

2 アプリケーション

3 概要

DS90LVRA2 は、デュアル CMOS 差動ライン・レシーバであり、広い入力同相範囲、高いデータ・レート、スルーレート制御付き CMOS 出力を必要とするアプリケーション向けに設計されています。このデバイスは、低電圧差動信号 (LVDS) テクノロジを活用して、600Mbps (300MHz) のデータ速度をサポートするよう設計されています。

DS90LVRA2 は、低電圧 (標準値 350mV) の差動入力信号を受信し、1.8V CMOS 出力レベルへ変換します。DS90LVRA2 は、フロースルー設計を採用しており、PCB レイアウトが容易です。

DS90LVRA2 およびこれと対になる LVDS ライン・ドライバ DS90LV027AQ は、消費電力の大きい PECL/ECL デバイスの新しい代替品として、高速のポイント・ツー・ポイント・インターフェイス・アプリケーションに使用できます。

パッケージ情報 ⁽¹⁾

部品番号	パッケージ	本体サイズ (公称)
DS90LVRA2	DEM (WSON、8)	2.00mm × 2.00mm

(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。

機能ダイアグラム

4 Revision History

DATE	REVISION	NOTES
December 2022	*	Initial Release