JAJSGQ1C December 2018 – January 2021 DS90UB941AS-Q1
PRODUCTION DATA
FPD-Link III シリアライザおよびデシリアライザ・デバイスのプリント基板レイアウトと層構成は、デバイスにローノイズの電源を供給するように設計する必要があります。不要な浮遊ノイズ、帰還、干渉を最小に抑えるため、高い周波数または高いレベルの入力と出力を離してレイアウトすることも推奨します。また、0.05～0.1mm 程度の薄い誘電体材料を電源層とグランド層の間に使用すると、電源系の性能を大きく改善できる場合があります。この構成では、PCB 電源システムに層間容量を利用することで、低インダクタンスを実現しています。この構成は、特に高い周波数で効果的であることが知られており、外付けバイパス・コンデンサの数値と配置の重要性が緩和されます。外付けバイパス・コンデンサには、RF セラミックとタンタル電解の両方のタイプを含める必要があります。高周波セラミック・コンデンサの値は、0.01μF から 0.1μF の範囲を使用します。タンタル・コンデンサの値は 2.2μF から 10μF の範囲とします。タンタル・コンデンサを使用する場合の電圧定格は、使用する電源電圧の 5 倍以上にします。
寄生成分が小さい表面実装コンデンサを推奨します。1 つの電源ピンに複数のコンデンサを配置する場合は、容量が小さいコンデンサをピンに近づけて配置します。また大容量コンデンサを回路の入り口部分に配置してください。大容量コンデンサは通常 50μF～100μF の範囲であり、低周波数のスイッチング・ノイズを平滑化します。電源およびグランド・ピンを電源およびグランド・プレーンに直接接続し、プレーンに接続されたバイパス・コンデンサの両端にビアを配置することを推奨します。電源ピンまたはグランド・ピンからプリント基板表面でバイパス・コンデンサへ配線を行うと、寄生インダクタンスを増加させてしまいます。
外付けのバイパス・コンデンサは、静電容量の温度依存性が小さい X7R 特性の、0603 や 0402 などの小型チップ・コンデンサを推奨します。寸法が小さいため、コンデンサの寄生インダクタンス分も小さいという利点があります。なお設計の際には、通常 20MHz～30MHz の範囲にある外付けバイパス・コンデンサの自己共振周波数に注意してください。また効果的なバイパスを行うために、複数のコンデンサを用いて、対象となる周波数に対する電源系のインピーダンスを下げる手法がしばしば使われます。高周波のインピーダンスを下げるため、電源ピンまたはグランド・ピンから各層に対して 2 つのビアを設ける手法もよく用いられています。
デバイスによっては、内部の回路部分ごとに電源ピンとグランド・ピンが分離されているものがあります。電源系を分離する目的は、スイッチング・ノイズの影響を回路間で遮断するためです。このようなデバイスに対して、通常、プリント基板の層を分ける必要はありません。どの回路ブロックをどの電源ピン・ペアに接続するかに関する指針については、Topic Link Label6 の「ピン機能」表を参照してください。なお場合によっては、PLL のようなノイズに敏感な回路部分にクリーンな電源を供給するために、外部フィルタを用います。
DSI ラインから FPD-Link III ラインへの結合を防止するため、DSI 信号系を FPD-Link III ラインから離して配置します。通常、同軸相互接続には 50Ω のシングルエンド・インピーダンスが推奨され、STP 相互接続には 100Ω の差動インピーダンスが推奨されます。近接結合したラインでは、カップリング・ノイズはレシーバ端でコモン・モードとして現れるため除去されます。また、放射ノイズが少ない利点も備えます。