DS90UB941AS-Q1 は、2 つの独立した MIPI D-PHY v1.2/DSI v1.3.1 対応入力ポートを備えています。DSI 入力ポートの選択は、BRIDGE_CTL レジスタの DSI_PORT_SEL ビットを使って行われます。各ポートは 1、2、3、4 レーン動作が可能です。両ポートのレーン数は、BRIDGE_CTL レジスタの DSI_LANES フィールドで制御されます。また、MODE_SEL0 ピンのストラップ・オプションによって電源オン時に設定することもできます。自動レーン検出はサポートしていません。
DEVICE_CFG レジスタの DSI1_LANE_REVERSE または DSI0_LANE_REVERSE フィールドを使うことで、DSI レーンの順序を以下のように 2 つの DSI ポートごとに内部的かつ独立して反転させることができます。
- DEVICE_CFG:DSI0_LANE_REVERSE = 1：
- DSI0_D3P/N -> ポート 0 のレーン 0
- DSI0_D2P/N -> ポート 0 のレーン 1
- DSI0_D1P/N -> ポート 0 のレーン 2
- DSI0_D0P/N -> ポート 0 のレーン 3
- DEVICE_CFG:DSI1_LANE_REVERSE = 1：
- DSI1_D3P/N -> ポート 1 のレーン 0
- DSI1_D2P/N -> ポート 1 のレーン 1
- DSI1_D1P/N -> ポート 1 のレーン 2
- DSI1_D0P/N -> ポート 1 のレーン 3
また、DSI クロックおよびデータ・レーンの極性を以下のように 2 つの D-PHY ポートごとに内部的かつ独立して反転させることができます。
- DEVICE_CFG:DSI0_DATA_PN_SWAP = 1：
- DSI0_D3P/N -> DSI0_D3N/P
- DSI0_D2P/N -> DSI0_D2N/P
- DSI0_D1P/N -> DSI0_D1N/P
- DSI0_D0P/N -> DSI0_D0N/P
- DEVICE_CFG:DSI0_CLK_PN_SWAP = 1：
- DSI0_CLKP/N -> DSI0_CLKN/P
- DEVICE_CFG:DSI1_DATA_PN_SWAP = 1：
- DSI1_D3P/N -> DSI1_D3N/P
- DSI1_D2P/N -> DSI1_D2N/P
- DSI1_D1P/N -> DSI1_D1N/P
- DSI1_D0P/N -> DSI1_D0N/P
- DEVICE_CFG:DSI1_CLK_PN_SWAP = 1：
- DSI1_CLKP/N -> DSI1_CLKN/P