JAJSDY6E September   2017  – April 2024 DS90UB953-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 シリアル制御バスの推奨タイミング
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 CSI-2 レシーバ
        1. 6.3.1.1 CSI-2 レシーバの動作モード
        2. 6.3.1.2 CSI-2 レシーバの高速モード
        3. 6.3.1.3 CSI-2 プロトコル層
        4. 6.3.1.4 CSI-2 ショート パケット
        5. 6.3.1.5 CSI-2 ロング パケット
        6. 6.3.1.6 CSI-2 のエラーと検出
          1. 6.3.1.6.1 CSI-2 の ECC 検出および訂正
          2. 6.3.1.6.2 CSI-2 のチェックサム検出
          3. 6.3.1.6.3 D-PHY のエラー検出
          4. 6.3.1.6.4 CSI-2 レシーバのステータス
      2. 6.3.2 FPD-Link III フォワード チャネル トランスミッタ
        1. 6.3.2.1 フレーム フォーマット
      3. 6.3.3 FPD-Link III バック チャネル レシーバ
      4. 6.3.4 シリアライザのステータスと監視
        1. 6.3.4.1 フォワード チャネルの診断
        2. 6.3.4.2 バック チャネルの診断
        3. 6.3.4.3 電圧と温度の検出
          1. 6.3.4.3.1 プログラミング例
        4. 6.3.4.4 組み込み自己テスト
      5. 6.3.5 フレーム同期の動作
        1. 6.3.5.1 外部フレーム同期
        2. 6.3.5.2 フレーム同期の内部生成
      6. 6.3.6 GPIO サポート
        1. 6.3.6.1 GPIO のステータス
        2. 6.3.6.2 GPIO の入力制御
        3. 6.3.6.3 GPIO の出力制御
        4. 6.3.6.4 フォワード チャネル GPIO
        5. 6.3.6.5 バック チャネル GPIO
    4. 6.4 デバイスの機能モード
      1. 6.4.1 クロッキング モード
        1. 6.4.1.1 同期モード
        2. 6.4.1.2 非同期クロック モード
        3. 6.4.1.3 非同期内部モード
        4. 6.4.1.4 DVP 下位互換モード
        5. 6.4.1.5 CLK_OUT の構成
      2. 6.4.2 モード
    5. 6.5 プログラミング
      1. 6.5.1 I2C インターフェイスの構成
        1. 6.5.1.1 CLK_OUT/IDX
          1. 6.5.1.1.1 IDX
      2. 6.5.2 I2C インターフェイスの動作
      3. 6.5.3 I2C のタイミング
    6. 6.6 パターン生成
      1. 6.6.1 基準カラー バー パターン
      2. 6.6.2 固定カラー パターン
      3. 6.6.3 パケット ジェネレータのプログラミング
        1. 6.6.3.1 カラー バー サイズの決定
      4. 6.6.4 パターン ジェネレータのコード例
    7. 6.7 レジスタ マップ
      1. 6.7.1 メイン レジスタ
        1. 6.7.1.1  I2C デバイス ID レジスタ
        2. 6.7.1.2  リセット
        3. 6.7.1.3  一般的な構成
        4. 6.7.1.4  フォワード チャネル モードの選択
        5. 6.7.1.5  BC_MODE_SELECT
        6. 6.7.1.6  PLL クロック制御
        7. 6.7.1.7  クロック出力制御 0
        8. 6.7.1.8  クロック出力制御 1
        9. 6.7.1.9  バック チャネル ウォッチドッグ制御
        10. 6.7.1.10 I2C 制御 1
        11. 6.7.1.11 I2C 制御 2
        12. 6.7.1.12 SCL High 時間
        13. 6.7.1.13 SCL Low 時間
        14. 6.7.1.14 ローカル GPIO データ
        15. 6.7.1.15 GPIO の入力制御
        16. 6.7.1.16 DVP_CFG
        17. 6.7.1.17 DVP_DT
        18. 6.7.1.18 BIST エラーを強制
        19. 6.7.1.19 リモート BIST 制御
        20. 6.7.1.20 最大電圧ゲイン
        21. 6.7.1.21 SSI 制御 0
        22. 6.7.1.22 SSI 制御 1
        23. 6.7.1.23 電圧センサ 0 のスレッショルド
        24. 6.7.1.24 電圧センサ 1 のスレッショルド
        25. 6.7.1.25 温度センサのスレッショルド
        26. 6.7.1.26 CSI-2 のアラーム イネーブル
        27. 6.7.1.27 アラーム検出イネーブル
        28. 6.7.1.28 バック チャネルのアラーム イネーブル
        29. 6.7.1.29 CSI-2 の極性選択
        30. 6.7.1.30 CSI-2 の LP モードの極性
        31. 6.7.1.31 CSI-2 の高速 RX イネーブル
        32. 6.7.1.32 CSI-2 の低消費電力イネーブル
        33. 6.7.1.33 CSI-2 の終端イネーブル
        34. 6.7.1.34 CSI-2 のパケット ヘッダー制御
        35. 6.7.1.35 バック チャネルの構成
        36. 6.7.1.36 データパス制御 1
        37. 6.7.1.37 リモート パートナー能力 1
        38. 6.7.1.38 パートナー デシリアライザ ID
        39. 6.7.1.39 ターゲット 0 ID
        40. 6.7.1.40 ターゲット 1 ID
        41. 6.7.1.41 ターゲット 2 ID
        42. 6.7.1.42 ターゲット 3 ID
        43. 6.7.1.43 ターゲット 4 ID
        44. 6.7.1.44 ターゲット 5 ID
        45. 6.7.1.45 ターゲット 6 ID
        46. 6.7.1.46 ターゲット 7 ID
        47. 6.7.1.47 ターゲット 0 エイリアス
        48. 6.7.1.48 ターゲット 1 エイリアス
        49. 6.7.1.49 ターゲット 2 エイリアス
        50. 6.7.1.50 ターゲット 3 エイリアス
        51. 6.7.1.51 ターゲット 4 エイリアス
        52. 6.7.1.52 ターゲット 5 エイリアス
        53. 6.7.1.53 ターゲット 6 エイリアス
        54. 6.7.1.54 ターゲット 7 エイリアス
        55. 6.7.1.55 バック チャネル制御
        56. 6.7.1.56 リビジョン ID
        57. 6.7.1.57 デバイス ステータス
        58. 6.7.1.58 一般ステータス
        59. 6.7.1.59 GPIO ピン ステータス
        60. 6.7.1.60 BIST エラー カウント
        61. 6.7.1.61 CRC エラー カウント 1
        62. 6.7.1.62 CRC エラー カウント 2
        63. 6.7.1.63 センサ ステータス
        64. 6.7.1.64 センサ V0
        65. 6.7.1.65 センサ V1
        66. 6.7.1.66 センサ T
        67. 6.7.1.67 CSI-2 エラー カウント
        68. 6.7.1.68 CSI-2 エラー ステータス
        69. 6.7.1.69 CSI-2 エラー データ レーン 0 および 1
        70. 6.7.1.70 CSI-2 エラー データ レーン 2 および 3
        71. 6.7.1.71 CSI-2 エラー クロック レーン
        72. 6.7.1.72 CSI-2 パケット ヘッダー データ
        73. 6.7.1.73 パケット ヘッダーのワード数 0
        74. 6.7.1.74 パケット ヘッダーのワード数 1
        75. 6.7.1.75 CSI-2 ECC
        76. 6.7.1.76 IND_ACC_CTL
        77. 6.7.1.77 IND_ACC_ADDR
        78. 6.7.1.78 IND_ACC_DATA
        79. 6.7.1.79 FPD3_TX_ID0
        80. 6.7.1.80 FPD3_TX_ID1
        81. 6.7.1.81 FPD3_TX_ID2
        82. 6.7.1.82 FPD3_TX_ID3
        83. 6.7.1.83 FPD3_TX_ID4
        84. 6.7.1.84 FPD3_TX_ID5
      2. 6.7.2 間接アクセス レジスタ
        1. 6.7.2.1 PATGEN レジスタ
        2. 6.7.2.2 アナログ レジスタ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 Power-over-Coax
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 CSI-2 インターフェイス
        2. 7.2.2.2 FPD-Link III の入出力
        3. 7.2.2.3 内部レギュレータのバイパス
        4. 7.2.2.4 ループ フィルタのデカップリング
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
      1. 7.3.1 パワーアップ シーケンシング
        1. 7.3.1.1 システムの初期化
          1. 7.3.1.1.1 温度上昇初期化のコード例
      2. 7.3.2 パワーダウン (PDB)
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 CSI-2 のガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9 改訂履歴

Changes from Revision D (March 2023) to Revision E (April 2024)

  • I2C_SCL および I2C_SDA ピンの説明に、『I2C バスのプルアップ抵抗の計算』アプリケーション ノートへの参照を追加Go
  • 最大動作自由気流温度と、スタートアップ時から周囲温度が低下している場合の終了温度の仕様を更新Go
  • デシリアライザ SENSOR_STS_x ビットの説明の表を追加Go
  • CSI-2 レートが「クロック モード」表に示されている制限を満たす必要があることを記載Go
  • PGEN_LINE_PD は、フレーム レート、フレームあたりの合計ライン数、フォワード チャネル レートに基づいて計算されることを明確化Go
  • メイン ページ レジスタ 0x1E ALARM_BC_EN[6:2] を公開Go
  • アナログ レジスタ 0x4B および 0x4C を公開Go
  • 「代表的な PoC ネットワークの例」を更新し、「設計パラメータ」表への参照を追加Go
  • 同軸および STP の「代表的なアプリケーション」図を、Rpu を参照するように変更Go
  • 連続 PLL ロックのシリアライザ システム初期化について説明する情報を追加Go
  • シリアライザの温度上昇中の連続 PLL ロックの初期化シーケンス例を追加Go

Changes from Revision C (October 2020) to Revision D (March 2023)

  • 先頭ページにある消費電力の標準値の箇条書き項目を電気的特性の表に合わせて更新Go
  • IDD_TOTAL の標準値を 160mA に変更Go
  • I2C の用語を「コントローラ」および「ターゲット」に変更Go
  • 「機能ブロック図」で、DPHY レシーバからクロック生成ブロックへの追加矢印を削除Go
  • 不連続クロック レーン モードの説明を追加Go
  • デシリアライザ SENSOR_STS レジスタの説明を追加Go
  • 電圧監視のスクリプト例を更新Go
  • 出力として設定されている場合の GPIO ステータスの読み取りの説明を更新し、「GPIO 構成」表を追加Go
  • FC_GPIO_EN を使用してフォワード チャネル GPIO をイネーブルするための情報を追加Go
  • レジスタ 0x0E のイネーブルについて、「GPIO 出力制御」セクションの説明を更新Go
  • フォワード チャネル GPIO の表に標準レイテンシを追加Go
  • クロッキング モードの表を更新し、モード追加、周波数明確化、 CSI-2 帯域幅明確化Go
  • レジスタ 0x06 の M 値設定の影響を訂正Go
  • レジスタ 0x11 の「DVP_DT_MATCH_EN」を指すように説明を更新。Go
  • 0x17[7:4] のデフォルト値を 0x0 から 0x3 に変更Go
  • レジスタ 0x19 の電圧センサ スレッショルドの説明に最大値と最小値の読み取り値を追加Go
  • SENSOR_V1_THRESH の説明を、レジスタ 0x1A の SENSOR_V0_THRESH と一致するよう更新Go
  • レジスタ 0x57 の「GPIO0 センサ」を「内部温度センサ」に変更Go
  • レジスタ 0xF0～0xF5 で、「FPD3_RX_ID」を「FPD3_TX_ID」に変更Go
  • PoC ネットワーク インピーダンスの推奨値を 2kΩ から 1kΩ に変更Go
  • PoC の説明を更新Go
  • 「PoC ネットワークに接続されたシングルエンド PCB トレースの推奨特性」表から IL および RL の値を削除Go
  • FB1～FB3 の要件を DCR < 500mΩ に変更。Go
  • システム初期化用ウォッチドッグ タイマの設定についての注を追加Go
  • PDB コンデンサを 1μF から 10μF に訂正Go

Changes from Revision B (September 2018) to Revision C (October 2020)

  • 「特長」の箇条書き項目に「機能安全対応」を追加。Go

Changes from Revision A (February 2018) to Revision B (September 2018)

  • GPIO ピンの説明を更新。Go
  • ドキュメント全体を通して、CLK_IN をクロックに置き換え。Go
  • 電源電圧を 2.5V から 2.16V に変更Go
  • 電源ノイズ周波数範囲の注を追加Go
  • EC 表に内部基準周波数を追加Go
  • 内部 AON クロックをブロック図に追加。Go
  • MODE を MODES に変更。Go
  • 130ns を 225ns に変更。Go
  • レイテンシを 1.5us に、ジッタを 0.7us に変更。Go
  • CLK_IN モードをモードに変更。Go
  • DVP モードを追加Go
  • 表のフォーマットを変更。Go
  • REFLCK をバック チャネルに変更Go
  • 同期モードの周波数を追加Go
  • CLKIN_DIV = 2 のモードの列で「非同期 CLK_IN 」から「非同期外部 CLK_IN 」へ 命名規則を変更Go
  • 非同期内部クロック モードを追加Go
  • 24.2～25.5MHz から 48.4～51MHz に数値を変更Go
  • 25～52MHz から 24.2～25.5MHz に数値を変更Go
  • DVP 外部クロックを追加。Go
  • RAW10 モードを明確化するため「デシリアライザ モード」を追加Go
  • RAW12 HF モードを明確化するため「デシリアライザ モード」を追加Go
  • 注に情報を追加。Go
  • ローカル基準ソースの脚注を追加Go
  • CLK_IN をクロックに変更。Go
  • 「非同期内部クロック モード」セクションを追加。Go
  • 内部クロックを 25MHz から 24.2MHz に変更Go
  • フォワード チャネルレートを 2Gbps から 1.936Gbps に変更Go
  • CSI-2 の平均スループット値を 1.6Gbps から 3.1Gbps に変更Go
  • 「DVP 下位互換モード」セクションを追加。Go
  • 「非同期 CLK_IN」を「非同期外部 CLK_IN」に変更Go
  • 「 CLK_OUT 機能は ... ではありません」の文を追加Go
  • 非同期内部クロック モードを追加Go
  • 「25MHz ± 10% の精度」を削除Go
  • クロックを 25MHz ± 10% から 26.25MHz に変更。Go
  • クロックを 25MHz ± 10% から 26.25MHz に変更。Go
  • レジスタ マップを更新Go
  • レジスタ 0x04 に DVP モードの情報を追加。Go
  • 「非同期内部クロックでの動作または」を追加Go
  • 「非同期内部クロックでの動作または」を追加Go
  • 周波数の値を 26MHz から範囲の値 (24.2MHz～25.5MHz) に変更。Go
  • 「2Gbps ライン レート設定」を追加Go
  • 周波数の値を 52MHz から範囲の値 (48.4MHz～51MHz) に変更。Go
  • レジスタ 0x05 に「4Gbps ライン レート設定」を追加Go
  • 単位時間およびクロック周波数を更新。Go
  • レジスタ 0x10 に DVP 情報を追加。Go
  • レジスタ 0x11 に DVP 情報を追加。Go
  • 代表値の -25dB を削除し、-20dB を追加Go
  • –26.4+14.4f を対数式 –12+8*log(f) に変更Go
  • 反射損失、S11 の最大値を標準値に移動Go
  • STP の代表的な接続図を追加Go
  • 容量の値を 33nF から 33nF～100nF に変更。Go
  • 容量の値を 15nF から 15nF～47nF に変更。Go
  • 容量の値を 33nF から 33nF～100nF に変更。Go

Changes from Revision * (September 2017) to Revision A (December 2017)

  • RES1 ピンの説明を「オープンのまま」から「接続しない」に変更Go
  • PDB ピンの説明に「1MΩ の内部プルダウン」のテキストを追加Go
  • MODE ピンの説明を拡張Go
  • 電源およびグランド ピンの説明で、「必要な」を「通常接続先」に変更Go
  • 電源ピンおよびグランド ピンの説明で、「外部電源に接続しないでください」を「外部電源レールに接続しないでください」に変更Go
  • CSI_ERR_COUNT (0x5C) を CSI_ERR_CNT (0x5C) に変更Go
  • DS90UBUB954-Q1 を DS90UB954-Q1 に変更Go
  • 「GPIO 入力制御」および「GPIO 出力制御」セクションで、 GPIO_INPUT_CTL の文字を GPIO_INPUT_CTRL に変更 Go
  • CLKIN_DIV = 1 のときの CLK_IN の下限値を に 46MHz から 25MHz に、 CLK_IN の下限値を 92MHz から 50MHz に変更。Go
  • モードの説明で、モード数は 3 であるという誤字を正しい値の 2 に訂正Go
  • I2C START の説明を「START は、SCLK が High である間に SDA が Low に遷移したときに 発生」に変更Go
  • 予約済みレジスタを明確化するため文と表を追加Go
  • 予約済みレジスタ 0x04、0x0F～0x12、0x16、0x1F、0x25～0x30、0x34、0x36、0x38、0x4A～0x4F、0x5B、0x65～0xAF、0xB3～0xEF のレジスタ表を追加。Go
  • MODE_SEL レジスタのビット 6 およびビット 7 を予約済みに変更Go
  • 表 6-35 のタイトルに合わせて、SENSE_VO_HI および SENSE_VO_LO レジスタを SENSE_V0_HI および SENSE_V0_LO に変更 Go
  • SENSE_V0_HI および SENSE_V0_LO ビットの説明を変更Go
  • SENSOR_V0_THRESH ビットの説明を変更Go
  • SENSE_T_HI および SENSE_T_LO ビットの説明を変更Go
  • CSI_EN_HSRX レジスタ ビット 6～0 を 1 行に結合Go
  • CSI_EN_LPRX レジスタビット 6～0 を 1 行に結合Go
  • CSI_EN_RXTERM レジスタ ビット 7～4 を 1 行に結合Go
  • TARGET_ID_ALIAS_x ビットの説明で、シリアライザをデシリアライザに変更Go
  • TARGET_AUTO_ACK_1 ビットの説明で、ターゲット 0 をターゲット 1 に変更Go
  • TARGET_AUTO_ACK_2 ビットの説明で、ターゲット 0 をターゲット 2 に変更Go
  • TARGET_AUTO_ACK_3 ビットの説明で、ターゲット 0 をターゲット 3 に変更Go
  • TARGET_AUTO_ACK_4 ビットの説明で、ターゲット 0 をターゲット 4 に変更Go
  • TARGET_AUTO_ACK_5 ビットの説明で、ターゲット 0 をターゲット 5 に変更Go
  • TARGET_AUTO_ACK_6 ビットの説明で、ターゲット 0 をターゲット 6 に変更Go
  • TARGET_AUTO_ACK_7 ビットの説明で、ターゲット 0 をターゲット 7 に変更Go
  • GENERAL_STATUS の CRC_ERR ビットの説明を、 CRC_ERR_CLR レジスタ名と一致するよう変更Go
  • CNTRL_ERR_HSRQST_2 ビットの説明を変更Go
  • 「代表的なアプリケーション」の「同軸」図のキャプションを変更Go
  • 表 7-3にピン列を追加 Go
  • 大きいバルク コンデンサの標準範囲の下限を 50µF から 47µF に変更、専用の電源プレーンとタンタル コンデンサに関する記述を削除、レイアウトガイドラインのコンデンサの推奨電力定格を変更Go
  • トレースのインピーダンスを改善するため、トレース長と配線のマッチングに関する推奨 CSI-2 ガイドラインを変更Go
  • DOUT+ ピンと DOUT- ピンの配線ガイドラインを変更Go
  • 「関連資料」セクションに新しいリンクを追加Go