JAJSHA5B May 2019 – January 2021 DS90UH941AS-Q1
PRODUCTION DATA
| ピン | I/O、タイプ | 説明 | |
|---|---|---|---|
| 名前 | 番号 | ||
| MIPI DSI 入力ピン | |||
| DSI0_D0P | 58 | I | DSI RX ポート 0 差動データ入力ピン DEVICE_CFG (0x02h) および BRIDGE_CTL (0x4Fh) レジスタを使って DSI RX を制御します。これらのピンを使用しない場合、グランドに接続するか、未接続ピンにできます。 |
| DSI0_D0N | 57 | I | |
| DSI0_D1P | 56 | I | |
| DSI0_D1N | 55 | I | |
| DSI0_D2P | 54 | I | |
| DSI0_D2N | 53 | I | |
| DSI0_D3P | 52 | I | |
| DSI0_D3N | 51 | I | |
| DSI0_CLKP | 60 | I | DSI RX ポート 0 差動クロック入力ピン DEVICE_CFG (0x02h) および BRIDGE_CTL (0x4Fh) レジスタを使って DSI RX を制御します。これらのピンを使用しない場合、グランドに接続するか、未接続ピンにできます。 |
| DSI0_CLKN | 59 | I | |
| DSI1_D0P | 6 | I | DSI RX ポート 1 差動データ入力ピン DEVICE_CFG (0x02h) および BRIDGE_CTL (0x4Fh) レジスタを使って DSI RX を制御します。これらのピンを使用しない場合、グランドに接続するか、未接続ピンにできます。 |
| DSI1_D0N | 5 | I | |
| DSI1_D1P | 4 | I | |
| DSI1_D1N | 3 | I | |
| DSI1_D2P | 2 | I | |
| DSI1_D2N | 1 | I | |
| DSI1_D3P | 63 | I | |
| DSI1_D3N | 62 | I | |
| DSI1_CLKP | 8 | I | DSI RX ポート 1 差動クロック入力ピン DEVICE_CFG (0x02h) および BRIDGE_CTL (0x4Fh) レジスタを使って DSI RX を制御します。これらのピンを使用しない場合、グランドに接続するか、未接続ピンにできます。 |
| DSI1_CLKN | 7 | I | |
| LFDSI | 49 | D | DSI ループ・フィルタ・ピン このピンとグランドとの間に 10nF のコンデンサを接続します。 |
| FPD-LINK III インターフェイス・ピン | |||
| DOUT0– | 26 | I/O | FPD-Link III TX ポート 0 ピン このポートは、FPD-Link III 高速フォワード・チャネル・ビデオおよび制御データを送信し、バック・チャネル制御データを受信します。STP または同軸ケーブルを使用して、互換性のある FPD-Link III デシリアライザ RX と接続できます。I/O は、表 9-1 に従って AC 結合する必要があります。ポートを使わない場合、そのピンを未接続にします。 |
| DOUT0+ | 27 | I/O | |
| DOUT1– | 22 | I/O | FPD-Link III TX ポート 1 ピン このポートは、FPD-Link III 高速フォワード・チャネル・ビデオおよび制御データを送信し、バック・チャネル制御データを受信します。STP または同軸ケーブルを使用して、互換性のある FPD-Link III デシリアライザ RX と接続できます。I/O は、表 9-1 に従って AC 結合する必要があります。ポートを使わない場合、そのピンを未接続にします。 |
| DOUT1+ | 23 | I/O | |
| LFT | 20 | D | FPD-Link III ループ・フィルタ・ピン このピンとグランドとの間に 10nF のコンデンサを接続します。 |
| REFCLK0 | 41 | I、PD | 外部基準クロック入力ピン 独立 2：2 または非対称スプリッタ・モード時の FPD-Link III ポート 0 の外部基準クロック入力ピンです。このピンは通常、低ジッタのクロック源に接続します。25kΩ の内部プルダウンを備えています。このピンを使わない場合、未接続にするか、GND に接続します。 |
| REFCLK1 | 11 | I、PD | 独立 2：2 または非対称スプリッタ・モード時の FPD-LINK III ポート 1 の外部基準クロック入力ピン このピンは通常、低ジッタのクロック源に接続します。25kΩ の内部プルダウンを備えています。このピンを使わない場合、未接続にするか、GND に接続します。 |
| 制御ピン | |||
| I2C_SDA | 48 | I/O、OD | I2C データ入出力インターフェイス・ピン オープン・ドレイン。2.2kΩ～4.7kΩ で 1.8V または 3.3V にプルアップすることを推奨します。(1) |
| I2C_SCL | 47 | I/O、OD | I2C クロック入出力インターフェイス・ピン オープン・ドレイン。2.2kΩ～4.7kΩ で 1.8V または 3.3V にプルアップすることを推奨します。(1) |
| IDX | 19 | I、S | I2C シリアル制御バスのデバイス ID アドレス選択設定ピン 表 8-12 に従って分圧器を構成するため、VDD18 への外部プルアップと GND への外部プルダウンを接続します。オープン (未接続) にしないでください。 |
| MODE_SEL0 | 18 | I、S | モード選択 0 設定ピン 表 8-8 と に従って分圧器を構成するため、VDD18 への外部プルアップと GND への外部プルダウンを接続します。 |
| MODE_SEL1 | 32 | I、S | モード選択 1 設定ピン 表 8-8 と に従って分圧器を構成するため、VDD18 への外部プルアップと GND への外部プルダウンを接続します。 |
| PDB | 31 | I、PD | パワーダウン (反転) 入力ピン。 通常、プルダウン付きのプロセッサ GPIO に接続します。PDB 入力を High にすると、本デバイスは有効化され、内部レジスタとステート・マシンがデフォルト値にリセットされます。PDB 信号を Low にアサートすると、本デバイスの電源がオフになり、消費電力が最小化されます。このピンのデフォルトの機能は PDB = Low です。50kΩ の内部プルダウンが有効化されることでパワーダウンします。電源が印加され、必要な最小限のレベルに達するまで、PDB は Low を維持する必要があります。 PDB = 1、デバイスを有効化 (通常動作) PDB = 0、デバイスをパワーダウン。 |
| INTB | 30 | O、OD | 割り込み出力ピン INTB はアクティブ Low のオープン・ドレインであり、ステータス・レジスタによって制御されます。「Topic Link Label8.3.8」を参照してください。 INTB = H、通常動作 INTB = L、割り込み要求 プルアップの推奨値：VDDIO に対して 4.7kΩ。オープン (未接続) のままにしないでください。 |
| REM_INTB | 10 | O | リモート割り込み出力ピン REM_INTB は、リモート・デバイスからの INTB_IN 信号のステータスを直接反映します。このピンのステータスをリセットおよび変更するのに個別のシリアライザ・レジスタを読み出す必要はありません。このピンを使わない場合、未接続にします。 |
| SPI ピン (デュアル FPD-LINK III モード) | |||
| MOSI | 46 | I/O、PD | SPI マスタ出力スレーブ入力ピン デュアル・リンク・モードでのみ使用できます。D_GPIO0 と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| MISO | 45 | I/O、PD | SPI マスタ入力スレーブ出力ピン デュアル・リンク・モードでのみ使用できます。D_GPIO1 と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| SPLK | 44 | I/O、PD | SPI クロック・ピン デュアル・リンク・モードでのみ使用できます。D_GPIO2 と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| SS | 43 | I/O、PD | SPI スレーブ選択ピン デュアル・リンク・モードでのみ使用できます。D_GPIO3 と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| 高速 GPIO ピン | |||
| D_GPIO0 | 46 | I/O、PD | 高速 GPIO0 ピン デュアル・リンク・モードでのみ使用できます。MOSI と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| D_GPIO1 | 45 | I/O、PD | 高速 GPIO1 ピン デュアル・リンク・モードでのみ使用できます。MISO と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| D_GPIO2 | 44 | I/O、PD | 高速 GPIO2 ピン デュアル・リンク・モードでのみ使用できます。SPLK と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| D_GPIO3 | 43 | I/O、PD | 高速 GPIO3 ピン デュアル・リンク・モードでのみ使用できます。SS と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| GPIO ピン | |||
| GPIO0 | 14 | I/O、PD | 汎用入出力 0 ピン このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| GPIO1 | 15 | I/O、PD | 汎用入出力 1 ピン このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| GPIO2 | 38 | I/O、PD | 汎用入出力 2 ピン I2S_DC と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| GPIO3 | 39 | I/O、PD | 汎用入出力 3 ピン I2S_DD と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| レジスタ専用 GPIO ピン | |||
| GPIO5_REG | 37 | I/O、PD | 汎用入出力 5 ピン ローカル・レジスタ制御専用。I2S_DB と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| GPIO6_REG | 36 | I/O、PD | 汎用入出力 6 ピン ローカル・レジスタ制御専用。I2S_DA と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| GPIO7_REG | 34 | I/O、PD | 汎用入出力 7 ピン ローカル・レジスタ制御専用。I2S_WC と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| GPIO8_REG | 35 | I/O、PD | 汎用入出力 8 ピン ローカル・レジスタ制御専用。I2S_CLK と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| スレーブ・モード・ローカル I2S チャネル・ピン | |||
| I2S_WC | 34 | I/O、PD | スレーブ・モード I2S ワード・クロック入力ピン GPIO7_REG と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| I2S_CLK | 35 | I/O、PD | スレーブ・モード I2S クロック入力ピン GPIO8_REG と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| I2S_DA | 36 | I/O、PD | スレーブ・モード I2S データ入力ピン GPIO6_REG と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| I2S_DB | 37 | I/O、PD | スレーブ・モード I2S データ入力ピン GPIO2_REG と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| I2S_DC | 38 | I/O、PD | スレーブ・モード I2S データ入力ピン GPIO2 と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| I2S_DD | 39 | I/O、PD | スレーブ・モード I2S データ入力ピン GPIO3 と共有されます。このピンを使わない場合、かつデフォルト状態 (25kΩ のプルダウン抵抗が有効) の場合、このピンを未接続ピンにできます。 |
| 電源ピンとグランド・ピン | |||
| GND | DAP | G | DAP は、VQFN パッケージの裏側の中央にある大きな金属接触部です。グランド・プレーンに接続します。 |
| VDD18 | 24 61 | P | 1.8V (±5%) 電源ピン 各 VDD ピンと GND との間に 0.1μF または 0.01μF のコンデンサを接続する必要があります。ピン・グループに対して 1μF と 10μF のデカップリングを追加することを推奨します。 |
| VDD11_P0 | 17 | P | 1.1V (±5%) 電源ピン 各 VDD ピンと GND との間に 0.1μF または 0.01μF のコンデンサを接続する必要があります。ピン・グループに対して 1μF と 10μF のデカップリングを追加することを推奨します。 |
| VDD11_P1 | 50 | P | |
| VDD11_DSI | 64 | P | 1.1V (±5%) 電源ピン 各 VDD ピンと GND との間に 0.1μF または 0.01μF のコンデンサを接続する必要があります。ピン・グループに対して 1μF と 10μF のデカップリングを追加することを推奨します。 |
| VDD11_A | 12 | P | |
| VDD11_HS0 | 28 | P | |
| VDD11_HS1 | 21 | P | |
| VDD11_S | 25 | P | |
| VDD11_L | 9 42 | P | 1.1V (±5%) 電源ピン 各 VDD ピンと GND との間に 0.1μF または 0.01μF のコンデンサを接続する必要があります。ピン・グループに対して 1μF と 10μF のデカップリングを追加することを推奨します。 |
| VDDIO | 16、33 | P | 1.8V (±5%) または 3.3V (±10%) LVCMOS I/O 電源ピン 各 VDD ピンと GND との間に 0.1μF または 0.01μF のコンデンサを接続する必要があります。ピン・グループに対して 1μF のデカップリングを追加することを推奨します。1.8V VDDIO オプションを選択する場合、VDDIO と VDD18 は同じ電源から供給する必要があります。 |
| その他のピン | |||
| RES0 | 29 | — | 予約済み。GND に接続。 |
| RES1 | 40 | — | 予約済み。未接続にする必要があります。 |
| RES2 | 13 | — | 予約済み。未接続にする必要があります。 |
以下に、各ピンの I/O セルの機能の定義を示します。タイプ：
|