JAJSHW3B August   2019  – April 2021 INA597

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性：G = 1/2
    6. 7.6 電気的特性：G = 2
    7. 7.7 代表的特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
    4. 8.4 デバイスの機能モード
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 基本的な電源と信号の接続
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1 動作電圧
          2. 9.2.1.2.2 オフセット電圧トリミング
          3. 9.2.1.2.3 入力電圧範囲
          4. 9.2.1.2.4 容量性負荷駆動能力
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 高精度計測アンプ
      3. 9.2.3 低消費電力、高出力電流、高精度差動アンプ
      4. 9.2.4 疑似グランド・ジェネレータ
      5. 9.2.5 差動入力データ・アクイジション
      6. 9.2.6 高精度な電圧 - 電流変換
      7. 9.2.7 追加アプリケーション
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6 ピン構成および機能

GUID-79D17A30-FFE8-4C54-929B-7A5A94074D60-low.gif図 6-1 D (8 ピン SOIC) パッケージおよび DGK (8 ピン VSSOP) パッケージ、上面図
図 6-2 DRC (サーマル・パッド付 10 ピン VSON) パッケージ、上面図
表 6-1 ピン機能
ピン I/O 説明
名前 D (SOIC)、
DGK (VSSOP)		 DRC (VSON)
+IN 3 4 I オペアンプの非反転端子への 12kΩ 抵抗。
G = 1/2 構成で正入力として使用。
G = 2 構成で基準ピンとして使用。
–IN 2 3 I オペアンプの反転端子への 12kΩ 抵抗。
G = 1/2 構成で負入力として使用。
G = 2 構成で出力に接続。
+INOP — 10 I オペアンプの非反転端子に直接接続
–INOP — 1 I オペアンプの反転端子に直接接続
NC 8 9 — 内部接続なし (フローティングのままでも可)
OUT 6 7 O 出力
REF 1 2 I オペアンプの非反転端子への 6kΩ 抵抗。
G = 1/2 構成で基準ピンとして使用。
G = 2 構成で基準入力として使用。
SENSE 5 6 I オペアンプの反転端子への 6kΩ 抵抗。
G = 1/2 構成で出力に接続。
G = 2 構成で負入力として使用。
V+ 7 8 — 正 (最高) 電源
V– 4 5 — 負 (最低) 電源