JAJSFF3B November   2020  – April 2021 INA849

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 代表的特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 可変ゲイン設定
      2. 8.3.2 ゲイン・ドリフト
      3. 8.3.3 広い入力同相範囲
    4. 8.4 デバイスの機能モード
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 リファレンス・ピン
      2. 9.1.2 入力バイアス電流のリターン・パス
      3. 9.1.3 消費電力による熱の影響
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 センサ・コンディショニング回路
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
      2. 9.2.2 マイク・プリアンプ回路のファンタム電源
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.1.1 リファレンス・ピン

INA849 の出力電圧は、基準ピン REF の電圧を基準にして開発されています。

REF ピンを使用して、出力信号を精密に中点電源電圧レベルにオフセットします。通常、このオフセットは 5V 電源環境で 2.5V です。このレベル・シフトを実現するには、INA849 が単一電源の A/D コンバータ (ADC) を駆動するように、電圧ソースを REF ピンに接続して出力をレベル・シフトする必要があります。

デュアル電源動作では、通常、基準ピンを低インピーダンスのシステム・グランドに接続します。

基準ピンに印加される電圧ソースは、出力インピーダンスを低くする必要があります。図 9-1 に示すように、基準ピンの抵抗 (RREF として表示) は、内部の 5kΩ 抵抗と直列で、内部差動アンプの 4 つの抵抗に不均衡が生じます。

GUID-20201014-CA0I-ZVXG-7BMP-NGMBFRH297G4-low.gif図 9-1 基準ピン部の寄生抵抗

この不均衡は、同相除去比 (CMRR) の劣化を生じさせます。図 9-2 は、基準ピンのソース抵抗に応じて同相除去比がどのように劣化するかを示します。最高の性能を得るには、REF ピン (R1 として表示) へのソース・インピーダンスを 0.1Ω 未満に維持して、DC CMRR を 100dB よりも大きい値に維持してください。

図 9-2 基準ピン部の寄生抵抗の影響

電圧基準デバイスは、基準ピン用の低インピーダンス電圧ソースを提供するための優れたオプションです。ただし、抵抗分圧器で基準電圧を生成する場合は、CMRR の劣化を避けるため、分圧器をオペアンプ (図 9-3 参照) でバッファする必要があります。

GUID-20201014-CA0I-WBCQ-PXLD-R7B89PLDPMGJ-low.gif図 9-3 オペアンプを使用した基準電圧のバッファ