JAJSHY4B September   2019  – September 2024 IWR1843

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
    1. 5.1 関連製品
  7. 6 端子構成および機能
    1. 6.1 ピン配置図
    2. 6.2 信号の説明
      1. 6.2.1 信号の説明 - デジタル
      2. 6.2.2 信号の説明 - アナログ
    3. 6.3 ピン属性
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  電源投入時間 (POH)
    4. 7.4  推奨動作条件
    5. 7.5  電源仕様
    6. 7.6  消費電力の概略
    7. 7.7  RF 仕様
    8. 7.8  CPU の仕様
    9. 7.9  FCBGA パッケージの熱抵抗特性 [ABL0161]
    10. 7.10 タイミングおよびスイッチング特性
      1. 7.10.1  電源シーケンスおよびリセット タイミング
      2. 7.10.2  入力クロックおよび発振器
        1. 7.10.2.1 クロック仕様
      3. 7.10.3  マルチバッファ付き / 標準シリアル ペリフェラル インターフェイス (MibSPI)
        1. 7.10.3.1 ペリフェラルの概要
        2. 7.10.3.2 MibSPI 送信および受信 RAM の構成
          1. 7.10.3.2.1 SPI のタイミング条件
          2. 7.10.3.2.2 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 0、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-236 #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-237 #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-238
          3. 7.10.3.2.3 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 1、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-244 #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-245 #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-246
        3. 7.10.3.3 SPI ペリフェラル モードの I/O タイミング
          1. 7.10.3.3.1 SPI ペリフェラル モードのスイッチング パラメータ (SPICLK = 入力、SPISIMO = 入力、SPISOMI = 出力) #GUID-1B5DE4C6-14B2-48EF-965D-3B03E1AE325B/T4362547-70 #GUID-1B5DE4C6-14B2-48EF-965D-3B03E1AE325B/T4362547-71 #GUID-1B5DE4C6-14B2-48EF-965D-3B03E1AE325B/T4362547-73
        4. 7.10.3.4 代表的なインターフェイス プロトコルの図 (ペリフェラル モード)
      4. 7.10.4  LVDS インターフェイスの構成
        1. 7.10.4.1 LVDS インターフェイスのタイミング
      5. 7.10.5  汎用入出力 (General-Purpose Input/Output)
        1. 7.10.5.1 出力タイミングと負荷容量 (CL) のスイッチング特性
      6. 7.10.6  コントローラ エリア ネットワーク インターフェイス (DCAN)
        1. 7.10.6.1 DCANx TX ピンおよび RX ピンの動的特性
      7. 7.10.7  CAN-FD (Controller Area Network - Flexible Data-rate)
        1. 7.10.7.1 CANx TX および RX ピンの動的特性
      8. 7.10.8  シリアル通信インターフェイス (SCI)
        1. 7.10.8.1 SCI のタイミング要件
      9. 7.10.9  I2C (Inter-Integrated Circuit Interface)
        1. 7.10.9.1 I2C のタイミング要件 #GUID-36963FBF-DA1A-4FF8-B71D-4A185830E708/T4362547-185
      10. 7.10.10 クワッド シリアル ペリフェラル インターフェイス (QSPI)
        1. 7.10.10.1 QSPI のタイミング条件
        2. 7.10.10.2 QSPI 入力 (読み取り) タイミングのタイミング要件 #GUID-6DC69BBB-F187-4499-AC42-8C006552DEE1/T4362547-210 #GUID-6DC69BBB-F187-4499-AC42-8C006552DEE1/T4362547-209
        3. 7.10.10.3 QSPI スイッチング特性
      11. 7.10.11 ETM トレース インターフェイス
        1. 7.10.11.1 ETMTRACE のタイミング条件
        2. 7.10.11.2 ETM TRACE のスイッチング特性
      12. 7.10.12 データ変更モジュール (DMM)
        1. 7.10.12.1 DMM のタイミング要件
      13. 7.10.13 JTAG インターフェイス
        1. 7.10.13.1 JTAG のタイミング条件
        2. 7.10.13.2 IEEE 1149.1 JTAG のタイミング要件
        3. 7.10.13.3 IEEE 1149.1 JTAG の推奨動作条件に対するスイッチング特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 サブシステム
      1. 8.3.1 RF およびアナログ サブシステム
        1. 8.3.1.1 クロック サブシステム
        2. 8.3.1.2 送信サブシステム
        3. 8.3.1.3 受信サブシステム
      2. 8.3.2 プロセッサ サブシステム
      3. 8.3.3 ホスト インターフェイス
      4. 8.3.4 メイン サブシステム Cortex-R4F メモリ マップ
      5. 8.3.5 DSP サブシステムのメモリ マップ
      6. 8.3.6 ハードウェア アクセラレータ
    4. 8.4 その他のサブシステム
      1. 8.4.1 ユーザー アプリケーション向け ADC チャネル (サービス)
        1. 8.4.1.1 GP-ADC パラメータ
  10. 9 監視と診断
    1. 9.1 監視と診断のメカニズム
      1. 9.1.1 エラー通知モジュール
  11. 10アプリケーション、実装、およびレイアウト
    1. 10.1 アプリケーション情報
    2. 10.2 リファレンス回路図
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスの命名規則
    2. 11.2 ツールとソフトウェア
    3. 11.3 ドキュメントのサポート
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報
    1. 13.1 パッケージ情報
    2. 13.2 のトレイ情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.3 ピン属性

表 6-1 ピン属性 (ABL0161 パッケージ)
ボール番号 [1] ボール名 [2] 信号名 [3] PINCNTL アドレス [4] モード [5] [9] タイプ [6] ボール リセット状態 [7] プルアップ / ダウン タイプ [8]
H13 GPIO_0 GPIO_13 0xFFFFEA04 0 IO 出力ディセーブル プルダウン
GPIO_0 1 IO
PMIC_CLKOUT 2 O
ADC_VALID 9 O
ePWM1b 10 O
ePWM2a 11 O
J13 GPIO_1 GPIO_16 0xFFFFEA08 0 IO 出力ディセーブル プルダウン
GPIO_1 1 IO
SYNC_OUT 2 O
ADC_VALID 7 O
DMM_MUX_IN 12 I
SPIB_cs_n_1 13 IO
SPIB_cs_n_2 14 IO
ePWM1SYNCI 15 I
K13 GPIO_2 GPIO_26 0xFFFFEA64 0 IO 出力ディセーブル プルダウン
GPIO_2 1 IO
OSC_CLKOUT 2 O
MSS_uartb_tx 7 O
BSS_uart_tx 8 O
SYNC_OUT 9 O
PMIC_CLKOUT 10 O
CHIRP_START 11 O
CHIRP_END 12 O
FRAME_START 13 O
R4 GPIO_31 TRACE_DATA_0 0xFFFFEA7C 0 O 出力ディセーブル プルダウン
GPIO_31 1 IO
DMM0 2 I
MSS_uarta_tx 4 IO
P5 GPIO_32 TRACE_DATA_1 0xFFFFEA80 0 O 出力ディセーブル プルダウン
GPIO_32 1 IO
DMM1 2 I
R5 GPIO_33 TRACE_DATA_2 0xFFFFEA84 0 O 出力ディセーブル プルダウン
GPIO_33 1 IO
DMM2 2 I
P6 GPIO_34 TRACE_DATA_3 0xFFFFEA88 0 O 出力ディセーブル プルダウン
GPIO_34 1 IO
DMM3 2 I
ePWM3SYNCO 4 O
R7 GPIO_35 TRACE_DATA_4 0xFFFFEA8C 0 O 出力ディセーブル プルダウン
GPIO_35 1 IO
DMM4 2 I
ePWM2SYNCO 4 O
P7 GPIO_36 TRACE_DATA_5 0xFFFFEA90 0 O 出力ディセーブル プルダウン
GPIO_36 1 IO
DMM5 2 I
MSS_uartb_tx 5 O
R8 GPIO_37 TRACE_DATA_6 0xFFFFEA94 0 O 出力ディセーブル プルダウン
GPIO_37 1 IO
DMM6 2 I
BSS_uart_tx 5 O
P8 GPIO_38 TRACE_DATA_7 0xFFFFEA98 0 O 出力ディセーブル プルダウン
GPIO_38 1 IO
DMM7 2 I
DSS_uart_tx 5 O
N15 GPIO_47 TRACE_CLK 0xFFFFEABC 0 O 出力ディセーブル プルダウン
GPIO_47 1 IO
DMM_CLK 2 I
N14 DMM_SYNC TRACE_CTL 0xFFFFEAC0 0 O 出力ディセーブル プルダウン
DMM_SYNC 2 I
N8 MCU_CLKOUT GPIO_25 0xFFFFEA60 0 IO 出力ディセーブル プルダウン
MCU_CLKOUT 1 O
CHIRP_START 2 O
CHIRP_END 6 O
FRAME_START 7 O
ePWM1a 12 O
N7 nERROR_IN nERROR_IN 0xFFFFEA44 0 I 入力
N6 nERROR_OUT nERROR_OUT 0xFFFFEA4C 0 O Hi-Z (オープン ドレイン)
P9 PMIC_CLKOUT SOP[2] 0xFFFFEA68 パワーアップ時 I 出力ディセーブル プルダウン
GPIO_27 0 IO
PMIC_CLKOUT 1 O
CHIRP_START 6 O
CHIRP_END 7 O
FRAME_START 8 O
ePWM1b 11 O
ePWM2a 12 O
R13 QSPI[0] GPIO_8 0xFFFFEA2C 0 IO 出力ディセーブル プルダウン
QSPI[0] 1 IO
SPIB_miso 2 IO
N12 QSPI[1] GPIO_9 0xFFFFEA30 0 IO 出力ディセーブル プルダウン
QSPI[1] 1 IO
SPIB_mosi 2 IO
SPIB_cs_n_2 8 IO
R14 QSPI[2] GPIO_10 0xFFFFEA34 0 IO 出力ディセーブル プルダウン
QSPI[2] 1 I
CAN_FD_tx 8 O
P12 QSPI[3] GPIO_11 0xFFFFEA38 0 IO 出力ディセーブル プルダウン
QSPI[3] 1 IO
CAN_FD_rx 8 I
R12 QSPI_clk GPIO_7 0xFFFFEA3C 0 IO 出力ディセーブル プルダウン
QSPI_clk 1 IO
SPIB_clk 2 O
DSS_uart_tx 6 O
P11 QSPI_cs_n GPIO_6 0xFFFFEA40 0 IO 出力ディセーブル プルアップ
QSPI_cs_n 1 IO
SPIB_cs_n 2 IO
N4 rs232_rx GPIO_15 0xFFFFEA74 0 IO 入力イネーブル プルアップ
rs232_rx 1 I
MSS_uarta_rx 2 I
BSS_uart_tx 6 IO
MSS_uartb_rx 7 IO
CAN_FD_rx 8 I
I2C_scl 9 IO
ePWM2a 10 O
ePWM2b 11 O
ePWM3a 12 O
N5 rs232_tx GPIO_14 0xFFFFEA78 0 IO 出力イネーブル
rs232_tx 1 O
MSS_uarta_tx 5 IO
MSS_uartb_tx 6 IO
BSS_uart_tx 7 IO
CAN_FD_tx 10 O
I2C_sda 11 IO
ePWM1a 12 O
ePWM1b 13 O
NDMM_EN 14 I
ePWM2a 15 O
E13 SPIA_clk GPIO_3 0xFFFFEA14 0 IO 出力ディセーブル プルアップ
SPIA_clk 1 IO
CAN_rx 6 I
DSS_uart_tx 7 O
E15 SPIA_cs_n GPIO_30 0xFFFFEA18 0 IO 出力ディセーブル プルアップ
SPIA_cs_n 1 IO
CAN_tx 6 O
E14 SPIA_miso GPIO_20 0xFFFFEA10 0 IO 出力ディセーブル プルアップ
SPIA_miso 1 IO
CAN_FD_tx 2 O
D13 SPIA_mosi GPIO_19 0xFFFFEA0C 0 IO 出力ディセーブル プルアップ
SPIA_mosi 1 IO
CAN_FD_rx 2 I
DSS_uart_tx 8 O
F14 SPIB_clk GPIO_5 0xFFFFEA24 0 IO 出力ディセーブル プルアップ
SPIB_clk 1 IO
MSS_uarta_rx 2 I
MSS_uartb_tx 6 O
BSS_uart_tx 7 O
CAN_FD_rx 8 I
H14 SPIB_cs_n GPIO_4 0xFFFFEA28 0 IO 出力ディセーブル プルアップ
SPIB_cs_n 1 IO
MSS_uarta_tx 2 O
MSS_uartb_tx 6 O
BSS_uart_tx 7 IO
QSPI_clk_ext 8 I
CAN_FD_tx 9 O
G14 SPIB_miso GPIO_22 0xFFFFEA20 0 IO 出力ディセーブル プルアップ
SPIB_miso 1 IO
I2C_scl 2 IO
DSS_uart_tx 6 O
F13 SPIB_mosi GPIO_21 0xFFFFEA1C 0 IO 出力ディセーブル プルアップ
SPIB_mosi 1 IO
I2C_sda 2 IO
P13 SPI_HOST_INTR GPIO_12 0xFFFFEA00 0 IO 出力ディセーブル プルダウン
SPI_HOST_INTR 1 O
ADC_VALID 2 O
SPIB_cs_n_1 6 IO
P4 SYNC_in GPIO_28 0xFFFFEA6C 0 IO 出力ディセーブル プルダウン
SYNC_IN 1 I
MSS_uartb_rx 6 IO
DMM_MUX_IN 7 I
SYNC_OUT 9 O
G13 SYNC_OUT SOP[1] 0xFFFFEA70 パワーアップ時 I 出力ディセーブル プルダウン
GPIO_29 0 IO
SYNC_OUT 1 O
DMM_MUX_IN 9 I
SPIB_cs_n_1 10 IO
SPIB_cs_n_2 11 IO
P10 TCK GPIO_17 0xFFFFEA50 0 IO 入力イネーブル プルダウン
TCK 1 I
MSS_uartb_tx 2 O
CAN_FD_tx 8 O
R11 TDI GPIO_23 0xFFFFEA58 0 IO 入力イネーブル プルアップ
TDI 1 I
MSS_uarta_rx 2 I
N13 TDO SOP[0] 0xFFFFEA5C パワーアップ時 I 出力イネーブル
GPIO_24 0 IO
TDO 1 O
MSS_uarta_tx 2 O
MSS_uartb_tx 6 O
BSS_uart_tx 7 O
NDMM_EN 9 I
N10 TMS GPIO_18 0xFFFFEA54 0 IO 入力イネーブル プルダウン
TMS 1 I
BSS_uart_tx 2 O
CAN_FD_rx 6 I
N9 Warm_Reset Warm_Reset 0xFFFFEA48 0 IO Hi-Z 入力 (オープン ドレイン)

以下は、表の列ヘッダーについて説明しています。

  1. ボール番号：底面の各信号に関連付けられた底面側のボール番号。
  2. ボール名：パッケージ デバイスのメカニカル名 (名前は muxmode 0 に由来します)。
  3. 信号名：各ボールで多重化された信号の名前 (ボールの名前は muxmode 0 での信号名であることにも注意)。
  4. PINCNTL アドレス：PinMux 制御用 MSS アドレス
  5. モード：多重化モード番号：このボール番号に対応する特定の信号名を選択するために PinMux 制御レジスタに書き込まれる値。モード列にはビット範囲値があります。
  6. タイプ：信号の種類と方向：
    • I = 入力
    • O = 出力
    • IO = 入出力
  7. ボール リセット状態：パワーオン リセット時の端子の状態
  8. プルアップ / ダウン タイプ：内部プルアップまたはプルダウン抵抗が存在することを示します。プルアップおよびプルダウン抵抗は、ソフトウェアによって有効化または無効化できます。
    • プルアップ：内部プルアップ
    • プルダウン：内部プルダウン
    • 空欄はプルアップ / ダウンがないことを意味します。
  9. ピン多重化制御値はレジスタの下位 4 ビットに割り当てられています。

IO MUX レジスタは MSS メモリ マップで使用可能で、それぞれのデバイス ピンへのマッピングは以下の通りです。

表 6-2 PAD IO 制御レジスタ
デフォルトのピン / ボール名 パッケージのボール / ピン (アドレス) ピン多重化構成レジスタ
SPI_HOST_INTR P13 0xFFFFEA00
GPIO_0 H13 0xFFFFEA04
GPIO_1 J13 0xFFFFEA08
SPIA_MOSI D13 0xFFFFEA0C
SPIA_MISO E14 0xFFFFEA10
SPIA_CLK E13 0xFFFFEA14
SPIA_CN_EN E15 0xFFFFEA18
SPIB_MOSI F13 0xFFFFEA1C
SPIB_MISO G14 0xFFFFEA20
SPIB_CLK F14 0xFFFFEA24
SPIB_CS_N H14 0xFFFFEA28
QSPI[0] R13 0xFFFFEA2C
QSPI[1] N12 0xFFFFEA30
QSPI[2] R14 0xFFFFEA34
QSPI[3] P12 0xFFFFEA38
QSPI_CLK R12 0xFFFFEA3C
QSPI_CS_N P11 0xFFFFEA40
NERROR_IN N7 0xFFFFEA44
WARM_RESET N9 0xFFFFEA48
NERROR_OUT N6 0xFFFFEA4C
TCK P10 0xFFFFEA50
TMS N10 0xFFFFEA54
TDI R11 0xFFFFEA58
TDO N13 0xFFFFEA5C
MCU_CLKOUT N8 0xFFFFEA60
GPIO_2 K13 0xFFFFEA64
PMIC_CLKOUT P9 0xFFFFEA68
SYNC_IN P4 0xFFFFEA6C
SYNC_OUT G13 0xFFFFEA70
RS232_RX N4 0xFFFFEA74
RS232_TX N5 0xFFFFEA78
GPIO_31 R4 0xFFFFEA7C
GPIO_32 P5 0xFFFFEA80
GPIO_33 R5 0xFFFFEA84
GPIO_34 P6 0xFFFFEA88
GPIO_35 R7 0xFFFFEA8C
GPIO_36 P7 0xFFFFEA90
GPIO_37 R8 0xFFFFEA94
GPIO_38 P8 0xFFFFEA98
GPIO_47 N15 0xFFFFEABC
DMM_SYNC N14 0xFFFFEAC0

レジスタのレイアウトは次の通りです。

表 6-3 PAD IO レジスタ ビットの説明
ビット フィールド タイプ リセット (パワー オン デフォルト) 説明
31-11 NU RW 0 予約済み
10 SC RW 0 IO スルー レート制御：
0 = 高いスルーレート
1 = 低いスルーレート
9 PUPDSEL RW 0 プルアップ / プルダウン選択
0 = プルダウン
1 = プルアップ (このフィールドは、プル禁止 が 0 に設定されている場合のみ有効)
8 PI RW 0 プル禁止 / プル ディセーブル
0 = イネーブル
1 = ディセーブル
7 OE_OVERRIDE RW 1 出力オーバーライド
6 OE_OVERRIDE_CTRL RW 1 出力オーバーライド制御：
(ここで 1 が設定されている場合、この IO に関連付けられているペリフェラル ブロックハードウェア (例えば SPI チップ セレクト) によるいかなる出力操作もオーバーライドされます)
5 IE_OVERRIDE RW 0 入力オーバーライド
4 IE_OVERRIDE_CTRL RW 0 入力オーバーライド制御：
(ここで 1 が設定されている場合、この IO の入力値は指定された値でオーバーライドされます)
3-0 FUNC_SEL RW 1 ピン多重化の機能選択 (「ピン多重化シート」を参照)