JAJSPG2A
December 2022 – March 2024
IWRL6432
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
機能ブロック図
5
Device Comparison
5.1
Related Products
6
Terminal Configurations and Functions
6.1
Pin Diagrams
6.2
Signal Descriptions
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Power-On Hours (POH)
7.4
Recommended Operating Conditions
7.5
VPP Specifications for One-Time Programmable (OTP) eFuses
7.5.1
Recommended Operating Conditions for OTP eFuse Programming
7.5.2
Hardware Requirements
7.5.3
Impact to Your Hardware Warranty
7.6
Power Supply Specifications
7.6.1
Power Optimized 3.3V I/O Topology
7.6.2
BOM Optimized 3.3V I/O Topology
7.6.3
Power Optimized 1.8V I/O Topology
7.6.4
BOM Optimized 1.8V I/O Topology
7.6.5
System Topologies
7.6.5.1
Power Topologies
7.6.5.1.1
BOM Optimized Mode
7.6.5.1.2
Power Optimized Mode
7.6.6
Internal LDO output decoupling capacitor and layout conditions for BOM optimized topology
7.6.6.1
Single-capacitor rail
7.6.6.1.1
1.2V Digital LDO
7.6.6.2
Two-capacitor rail
7.6.6.2.1
1.2V RF LDO
7.6.6.2.2
1.2V SRAM LDO
7.6.6.2.3
1.0V RF LDO
7.6.7
Noise and Ripple Specifications
7.7
Power Save Modes
7.7.1
Typical Power Consumption Numbers
7.8
Peak Current Requirement per Voltage Rail
7.9
RF Specification
7.10
Supported DFE Features
7.11
CPU Specifications
7.12
Thermal Resistance Characteristics
7.13
Timing and Switching Characteristics
7.13.1
Power Supply Sequencing and Reset Timing
7.13.2
Synchronized Frame Triggering
7.13.3
Input Clocks and Oscillators
7.13.3.1
Clock Specifications
7.13.4
MultiChannel buffered / Standard Serial Peripheral Interface (McSPI)
7.13.4.1
McSPI Features
7.13.4.2
SPI Timing Conditions
7.13.4.3
SPI—Controller Mode
7.13.4.3.1
Timing and Switching Requirements for SPI - Controller Mode
7.13.4.3.2
Timing and Switching Characteristics for SPI Output Timings—Controller Mode
7.13.4.4
SPI—Peripheral Mode
7.13.4.4.1
Timing and Switching Requirements for SPI - Peripheral Mode
7.13.4.4.2
Timing and Switching Characteristics for SPI Output Timings—Secondary Mode
7.13.5
RDIF Interface Configuration
7.13.5.1
RDIF Interface Timings
7.13.5.2
RDIF Data Format
7.13.6
General-Purpose Input/Output
7.13.6.1
Switching Characteristics for Output Timing versus Load Capacitance (CL)
7.13.7
Controller Area Network - Flexible Data-rate (CAN-FD)
7.13.7.1
Dynamic Characteristics for the CANx TX and RX Pins
7.13.8
Serial Communication Interface (SCI)
7.13.8.1
SCI Timing Requirements
7.13.9
Inter-Integrated Circuit Interface (I2C)
7.13.9.1
I2C Timing Requirements
7.13.10
Quad Serial Peripheral Interface (QSPI)
7.13.10.1
QSPI Timing Conditions
7.13.10.2
Timing Requirements for QSPI Input (Read) Timings
7.13.10.3
QSPI Switching Characteristics
7.13.11
JTAG Interface
7.13.11.1
JTAG Timing Conditions
7.13.11.2
Timing Requirements for IEEE 1149.1 JTAG
7.13.11.3
Switching Characteristics Over Recommended Operating Conditions for IEEE 1149.1 JTAG
8
Detailed Description
8.1
Overview
8.2
機能ブロック図
8.3
Subsystems
8.3.1
RF and Analog Subsystem
8.3.2
Clock Subsystem
8.3.3
Transmit Subsystem
8.3.4
Receive Subsystem
8.3.5
Processor Subsystem
8.3.6
Host Interface
8.3.7
Application Subsystem Cortex-M4F
8.3.8
Hardware Accelerator (HWA1.2) Features
8.3.8.1
Hardware Accelerator Feature Differences Between HWA1.1 and HWA1.2
8.4
Other Subsystems
8.4.1
GPADC Channels (Service) for User Application
8.4.2
GPADC Parameters
8.5
Memory Partitioning Options
8.6
Boot Modes
9
Monitoring and Diagnostics
10
Applications, Implementation, and Layout
10.1
Application Information
10.2
Reference Schematic
11
Device and Documentation Support
11.1
Device Nomenclature
11.2
Tools and Software
11.3
Documentation Support
11.4
Support Resources
11.5
Trademarks
11.6
Electrostatic Discharge Caution
11.7
Glossary
12
Revision History
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
AMF|102
サーマルパッド・メカニカル・データ
発注情報
jajspg2a_oa
jajspg2a_pm
1
特長
FMCW トランシーバ
PLL、トランスミッタ、レシーバ、ベースバンド、ADC を内蔵
57GHz~64GHz の範囲 (7GHz の連続帯域幅) に対応
3 つの受信チャネルと 2 つの送信チャネル
最大で 25m (標準値) までのレンジ
Tx あたり 11dBm の出力電力 (標準値)
11dB (標準値) のノイズ指数
1MHz で -89dBc/Hz の位相ノイズ (標準値)
FMCW の動作
5MHz IF 帯域幅、実数のみの Rx チャネル
フラクショナル N PLL を使用した超高精度のチャープ エンジン
トランスミッタごとのバイナリ位相シフタ
処理部品
単精度 FPU (160MHz) を搭載した
Arm®
M4F®
コア
テキサス・インスツルメンツのレーダー ハードウェア アクセラレータ (HWA 1.2)、FFT、対数振幅、CFAR 動作 (80MHz) 用
複数の低消費電力モードをサポート
アイドル モードとディープ スリープ モード
パワー マネージメント
1.8V および 3.3V IO のサポート
内蔵 LDO ネットワークにより PSRR の向上を実現
BOM 最適化モードと電力最適化モード
1.8V IO モード用の 1 つまたは 2 つの電源レール、3.3V IO モード用の 2 つまたは 3 つの電源レール
較正および自己テストを内蔵
内蔵ファームウェア (ROM)
自己完結型のオンチップ較正システム
ホスト インターフェイス
UART
CAN-FD
SPI
RDIF (レーダー データ インターフェイス)、未加工 ADC サンプル キャプチャ用
ユーザー アプリケーションで利用可能なその他のインターフェイス
QSPI
I2C
JTAG
GPIO
PWM インターフェイス
内部メモリ
1MB のオンチップ RAM
レーダー キューブ用の構成可能な L3 共有メモリ
データおよびコード RAM (512/640/768KB)
機能安全準拠予定
機能安全アプリケーション向けに開発
SIL-2 までのハードウェア安全度に対応予定
12 x 12 BGA グリッド、102 BGA ボールの FCCSP パッケージ、パッケージ サイズ:6.45mm × 6.45mm
クロック ソース
プライマリ クロック用の 40.0MHz 水晶振動子
40.0MHz の外部駆動クロック (方形波 / 正弦波) をサポート
低消費電力動作用 32kHz 内部発振器
動作時の温度範囲対応
動作時の接合部温度範囲:-40℃~105℃