JAJSUF7 November 2023 – April 2024 IWRL6432AOP
ADVANCE INFORMATION
IWRL6432AOP の受信サブシステムは 3 つの並列チャネルで構成されています。1 つの受信チャネルは LNA、ミキサ、IF フィルタ、ADC 変換、デシメーションで構成されています。3 つの受信チャネルはすべて、システムの電力要求とアプリケーションの設計に基づいて、同時に動作させることも、個別にパワーダウンすることもできます。
IWRL6432AOP デバイスは、実数ベースバンド アーキテクチャをサポートしています。実数ベースバンド アーキテクチャは、実数ミキサ、シングル IF、ADC チェーンを使用して、各レシーバ チャネルに出力を提供します。本デバイスは、高速チャープ システムを対象としています。バンドパス IF チェーンは下側カットオフ周波数を 175kHz よりも高く設定でき、最大 5MHz の帯域幅をサポートできます。
図 8-3 に、受信サブシステムを示します。