JAJSVZ6 December 2024 IWRL6432W
PRODUCTION DATA
番号 | パラメータ | 最小値 | 代表値 | 最大値 | 単位 | |
---|---|---|---|---|---|---|
Q1 | tc(SCLK) | サイクル時間、sclk | 12.5 | ns | ||
Q2 | tw(SCLKL) | パルス幅、sclk Low | Y*P - 3 (1)(2) | ns | ||
Q3 | tw(SCLKH) | パルス幅、sclk High | Y*P - 3 (1)(2) | ns | ||
Q4 | td(CS-SCLK) | 遅延時間、sclk 立ち下がりエッジから cs アクティブ エッジまで | –M*P - 1 (2)(3) | –M*P + 2.5 (2)(3) | ns | |
Q5 | td(SCLK-CS) | 遅延時間、sclk 立ち下がりエッジから cs 非アクティブ エッジまで | N*P - 1 (2)(3) | N*P + 2.5 (2)(3) | ns | |
Q6 | td(SCLK-D1) | 遅延時間、sclk 立ち下がりエッジから d[1] 遷移まで | -2 | 4 | ns | |
Q7 | tena(CS-D1LZ) | イネーブル時間、cs アクティブ エッジから d[1] 駆動 (ロー インピーダンス) まで | -P - 4 (2) | -P + 1 (2) | ns | |
Q8 | tdis(CS-D1Z) | ディセーブル時間、cs アクティブ エッジから d[1] トライ ステート (ハイ インピーダンス) まで | -P - 4 (2) | -P + 1 (2) | ns | |
Q9 | td(SCLK-D1) | 遅延時間、最初の sclk 立ち下がりエッジから最初の d[1] 遷移まで (PHA = 0 の場合のみ) | -2 - P (2) | 4 - P (2) | ns | |
Q12 | tsu(D-SCLK) | セットアップ時間、d[3:0] 有効から sclk 立ち下がりエッジまで | 5 | ns | ||
Q13 | th(SCLK-D) | ホールド時間、sclk 立ち下がりエッジから d[3:0] 有効の間 | 1 | ns | ||
Q14 | tsu(D-SCLK) | セットアップ時間、最後の d[3:0] ビット有効から最後の sclk 立ち下がりエッジまで | 5 - P (2) | ns | ||
Q15 | th(SCLK-D) | ホールド時間、最後の sclk 立ち下がりエッジから最後の d[3:0] ビット有効の間 | 1 + P (2) | ns |