ゲート・ドライバのパターン走行を最小限にするため、コントローラをパワー MOSFET のできる限り近くに配置する規定により、電流センシングだけでなく、アナログ信号と帰還信号に関連する部品については、以下のように考慮します。
- 電源と信号のパターンを分けて、ノイズのシールドを実現するためにグランド・プレーンを使用します。
- 相互結合を防止するため、影響を受けやすいアナログ・パターンと COMP1、COMP2、FB1、FB2、CS1、CS2、SS1、SS2、RES、RT に関連する部品はすべて、SW1、SW2、HO1、HO2、LO1、LO2、HB1、HB2 などの高電圧スイッチング・ノードから離して配置します。1 つ以上の内部層をグランド・プレーンとして使用します。特に、電源パターンと部品から帰還 (FB) パターンをシールドすることには注意してください。
- FB のパターンができるだけ短くなるように、(必要に応じて) 上側と下側の帰還抵抗を各 FB ピンの近くに設置します。上側の帰還抵抗から負荷時に必要とされる出力電圧センシング・ポイントまでのパターンを配線します。
- ノイズ・ピックアップを最小限にするために、差動ペアとして CS1、CS2、VOUT1、VOUT2 パターンを配線し、適切なシャント抵抗 (シャント電流センシングの使用時) またはセンス・コンデンサ (インダクタ DCR 電流センシングの使用時) にケルビン接続を使用します。
- VCC1、VCC2、VIN ピンから、それぞれのデカップリング・コンデンサを経由して、関連する PGND ピンまでのループ領域を最小にします。これらのコンデンサは LM25143-Q1 のできるだけ近くに配置します。