JAJSGK5A November   2018  – March 2021 LM3880-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1.     ピン機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的な特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 イネーブル・ピンの動作
      2. 7.3.2 不完全なシーケンス動作
    4. 7.4 デバイスの機能モード
      1. 7.4.1 EN ピンによる電源オン
      2. 7.4.2 EN ピンによる電源オフ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 オープン・ドレイン・フラグのプルアップ
      2. 8.1.2 デバイスのイネーブル
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 3 つの電源の単純なシーケンシング
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 独立したフラグ電源を使用するシーケンシング
    3. 8.3 推奨事項と禁止事項
      1.      電源に関する推奨事項
  9. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
    2. 9.2 レイアウト例
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 デバイスの項目表記
    2. 10.2 コミュニティ・リソース
    3. 10.3 商標
      1.      メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

LM3880-Q1 は、複数の独立した電圧レールのパワーアップおよびパワーダウン・シーケンスを非常に簡単に制御できるシンプルな電源シーケンサです。起動シーケンスをずらすことで、システムの信頼性に影響を及ぼす可能性があるラッチ状態や大きな突入電流を防止できます。

6 ピン SOT-23 パッケージで供給されるこのシンプルなシーケンサは、高精度のイネーブル・ピンと 3 つのオープン・ドレイン出力フラグを備えています。オープン・ドレイン出力フラグは、(VDD + 0.3V という推奨最大電圧を上回らない限り、) シーケンサの VDD とは別の電源電圧までプルアップされるため、異なるイネーブル信号レンジを必要とする IC と接続できます。LM3880-Q1 のイネーブル・ピンをアサートすると、それぞれ個別の遅延時間の後で 3 つの出力フラグが順に解除され、接続されている電源が起動されます。出力フラグは、電源オフ時にはこの逆の順序に従うことで、ラッチ状態を回避します。

EPROM 機能を備え、すべての遅延とシーケンスをフルに調整できます。標準以外の構成については、テキサス・インスツルメンツにお問い合わせください。

デバイス情報(1)
部品番号パッケージ本体サイズ (公称)
LM3880-Q1DBV SOT (6)2.90mm × 1.60mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-96030709-9FE6-40DD-9BFC-2E7791FA143B-low.gifシンプルな電源シーケンシング