JAJSF96C
April 2018 – October 2021
LM5036
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics
6.7
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
High-Voltage Start-Up Regulator
7.3.2
Undervoltage Lockout (UVLO)
7.3.3
Reference Regulator
7.3.4
Oscillator, Synchronized Input
7.3.5
Voltage-Mode Control
7.3.6
Primary-Side Gate Driver Outputs (LSG and HSG)
7.3.7
Half-Bridge PWM Scheme
7.3.8
Maximum Duty Cycle Operation
7.3.9
Pre-Biased Start-Up Process
7.3.9.1
Primary FETs Soft-Start Process
7.3.9.2
Synchronous Rectifier (SR) Soft-Start Process
7.3.10
Zero Duty Cycle Operation
7.3.11
Enhanced Cycle-by-Cycle Current Limiting with Pulse Matching
7.3.12
Reverse Current Protection
7.3.13
CBC Threshold Accuracy
7.3.14
Hiccup Mode Protection
7.3.15
Hiccup Mode Blanking
7.3.16
Over-Temperature Protection (OTP)
7.3.17
Over-Voltage / Latch (ON_OFF Pin)
7.3.18
Auxiliary Constant On-Time Control
7.3.19
Auxiliary On-Time Generator
7.3.20
Auxiliary Supply Current Limiting
7.3.21
Auxiliary Primary Output Capacitor Ripple
7.3.22
Auxiliary Ripple Configuration and Control
7.3.23
Asynchronous Mode Operation of Auxiliary Supply
7.4
Device Functional Modes
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Custom Design With WEBENCH® Tools
8.2.2.2
Input Transient Protection
8.2.2.3
Level-Shift Detection Circuit
8.2.2.4
Applications with VIN > 100-V
8.2.2.5
Applications without Pre-Biased Start-Up Requirement
8.2.2.6
UVLO Voltage Divider Selection
8.2.2.7
Over Voltage, Latch (ON_OFF Pin) Voltage Divider Selection
8.2.2.8
SS Capacitor
8.2.2.9
SSSR Capacitor
8.2.2.10
Half-Bridge Power Stage Design
8.2.2.11
Current Limit
8.2.2.12
Auxiliary Transformer
8.2.2.13
Auxiliary Feedback Resistors
8.2.2.14
RON Resistor
8.2.2.15
VIN Pin Capacitor
8.2.2.16
Auxiliary Primary Output Capacitor
8.2.2.17
Auxiliary Secondary Output Capacitor
8.2.2.18
Auxiliary Feedback Ripple Circuit
8.2.2.19
Auxiliary Secondary Diode
8.2.2.20
VCC Diode
8.2.2.21
Opto-Coupler Interface
8.2.2.22
Full-Bridge Converter Applications
8.2.3
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
Device and Documentation Support
11.1
Device Support
11.1.1
Custom Design With WEBENCH® Tools
11.2
Documentation Support
11.2.1
Related Documentation
11.2.1.1
Receiving Notification of Documentation Updates
11.3
サポート・リソース
11.4
Trademarks
11.5
Electrostatic Discharge Caution
11.6
Glossary
12
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RJB|28
MPQF475
サーマルパッド・メカニカル・データ
発注情報
jajsf96c_oa
jajsf96c_pm
1
特長
高度に統合されたコントローラで、小さな占有面積、高密度の DC/DC 電力コンバータを実現
100V、100mA の補助バイアス電源を搭載
完全にレギュレートされたプリバイアスへのスタートアップ
ローサイドおよびハイサイド 1 次側 FET のパルス・マッチングによる拡張されたサイクル単位の電流制限
1 次側 FET の最大デューティ・サイクルの最適化
電圧モード制御と入力電圧のフィードフォワード
100V の高電圧スタートアップ・レギュレータ
構成可能なラッチ、OVP 動作
1 次側 FET 用の 100V、2A の MOSFET ドライバを搭載
1 次側 FET と同期整流器 (SR) FET との間のデッドタイムをプログラム可能
Excel カリキュレータ・ツール
または
WEBENCH®
Power Designer
により、LM5036 を使用するカスタム設計を作成