JAJSND3C December 2024 – January 2026 LM5125-Q1
PRODUCTION DATA
IMON ピンで平均 VI 入力電流を監視します。各アクティブ相の平均感知電流を合計して、IMON ピンにソース電流を生成します。これは、抵抗 RIMON によって電圧に変換されます。その結果として得られる電圧 VIMON は式 18に従って、必要な抵抗 RIMON は式 17に従って計算されます。VIMON は最大 3V にレギュレートでき、絶対最大値に達しないように自己保護機能が働いています。
RCS1 と RCS2 は、それぞれ位相検出抵抗です。ディスエーブル位相の場合、センス抵抗値。IIN は入力電流、GIMON は相互コンダクタンス ゲイン、n はアクティブな位相の数、IOFFSET は電気的特性表に記載されているオフセット電流です。
平均入力電流は、ILIM ピンに接続される適切な抵抗を選択することで制限します。入力電流制限がアクティブなときには、設定された平均入力電流制限に達するまで、VOUT がレギュレートされます。VOUT が VI 電圧よりも低い値にレギュレートされている場合は、電流は無制限です。DLY ピン コンデンサ CDLY は、平均入力電流制限をアクティブおよび非アクティブにするための追加の遅延時間 tDLY を追加します (図 6-18を参照)。ILIM ピンの電圧がスレッショルド VILIM (標準値 1V) に達すると、ソース電流 IDLY がアクティブになり、DLY ピンのコンデンサ CDLY を充電します。DLY ピンの電圧 VDLYは、VDLY_peak_rise に達するまで上昇し、それによって平均入力電流制限がアクティブになります。ILIM ピンの電圧は VILIM に調整され、入力電流は RILIM で設定された平均入力電流制限まで低下するため、VOUT の電圧降下が生じます。平均電流制限レギュレーションを終了するには、出力負荷が低下する必要があります。これにより、VOUT が上昇し、VILIM が VILIM_reset (標準値 0.88V) を下回ります。VILIM_reset はシンク電流 IDLY を有効にして、DLY ピン コンデンサ CDLY を放電します。VDLY が VDLY_peak_fall に達すると、平均入力電流制限が無効化され、DLY ピンは VDLY_valley まで放電されます。必要な抵抗 RILIM は、式 19に従って計算されます。
DLY ピンに接続されたコンデンサによって一定の遅延が付加されますが、RILIM 抵抗と並列に RC タンクを ILIM/IMON ピンへ追加することで VOUT 負荷に依存した遅延をさらに付加することができます。RC タンク抵抗 RC_IMON は、式 74 に、コンデンサ CIMON は 式 73 に従って算出します。