スイッチング コンバータの性能は、PCBレイアウトの品質に大きく依存します。PCB の設計が不適切な場合、その他のコンバータの不安定性、ロード レギュレーションの問題、ノイズまたは EMI の問題が発生します。VCC またはブートストラップ コンデンサに対する電力パスの熱軽減接続は、熱軽減接続によって大きなインダクタンスが追加されるため、使用しないでください。

• VCC、BIAS、HB1、HB2 のコンデンサは、対応するデバイス ピンの近くに配置し、短く幅広いパターンで接続すると、コンデンサに大きなピーク電流が流れるため、インダクタンスを最小化します。
• CSN1、CSP1、CSN2、CSP2 のフィルタ抵抗とコンデンサは、対応するデバイス ピンの近くに配置することで、フィルタとデバイスとの間のノイズ結合を最小限に抑えます。パターンをセンス抵抗 R_CS1 および R_CS2 に配線し、インダクタに近づけて配置された、差動ペアとしてグランドで囲むことで、ノイズ結合を避けることができます。検出抵抗にはケルビン接続を使用します。
• 補償回路 R_COMP、C_COMP、および周波数設定抵抗 R_RT を対応するデバイス ピンの近くに配置して、短いパターンで接続することで、ノイズ結合を避けることができます。アナログ グランド ピン AGND をこれらの部品に接続します。
• ATRK 抵抗 R_ATRK (使用する場合) は ATRK ピンの近くに配置し、AGND に接続します。
• なお、以下の部品のレイアウトはそれほど重要ではありません。
  • ソフトスタート コンデンサ C_SS
  • DLY コンデンサ C_DLY
  • ILIM/IMON 抵抗とコンデンサ R_ILIM およびC_ILIM
  • CFG0、CFG1、CFG2 抵抗
  • UVLO/EN 抵抗
• AGND および PGND ピンを露出パッド (EP) に直接接続して、デバイスでスター接続を形成します。
• いくつかのビアを持つデバイスの露出パッド (EP) をグランド プレーンに接続することで、熱を逃がします。
• 電源と信号のパターンを分けて、ノイズのシールドを実現するためにグランド プレーンを使用します。

ゲート ドライバには、短い伝搬遅延、自動デッド タイム制御、高いピーク電流を供給できる低インピーダンス出力段が内蔵されています。立ち上がり / 立ち下がり時間が短いため、パワー MOSFET の高速ターンオン / ターンオフ遷移を確実に実現でき、高効率を実現します。大きいリンギングを防止するため、浮遊および寄生ゲート ループ インダクタンスを最小限に抑えます。

• ハイサイド MOSFET とローサイド MOSFET をデバイスの近くに配置してください。
• ゲート ドライバの出力 HO1、HO2、LO1、LO2 を短いパターンで接続し、インダクタンスを最小化します。
• フラックス キャンセレーション効果を使用して、HO1、HO2、SW1、SW2 を差動ペアとして MOSFET に配線することで、ループ面積を減らせます。
• V_OUT コンデンサをハイサイド MOSFET の近くに配置します。短く幅広いパターンを使用することで、パワー段のループ C_OUT からハイサイド MOSFET のドレイン接続を最小限に抑えることができ、MOSFET での高電圧スパイクを避けることができます。
• MOSFET に高い電圧スパイクを引き起こすインダクタンスを最小化するため、ローサイド MOSFET のソース接続を短く広いパターンで V_OUT および V_I コンデンサのグランドに接続します。
• MOSFET のサーマル パッドで冷却には銅の面積を使用します。

MOSFET とインダクタの熱を拡散するには、インダクタを電力段 (MOSFET) から離して配置します。ただし、インダクタとローサイド MOSFET (スイッチ ノード) との間のパターンが長いほど、EMI とノイズ放射は大きくなります。最高の効率を得るには、インダクタを広く短い配線で接続することで、抵抗性損失を最小限に抑えます。