JAJSND3C December   2024  – January 2026 LM5125-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  デバイス構成 (CFG0 ピン、 CFG1 ピン、CFG2 ピン)
      2. 6.3.2  デバイスおよび位相のイネーブル / ディスエーブル (UVLO/EN、EN2)
      3. 6.3.3  スイッチング周波数および同期 (SYNCIN)
      4. 6.3.4  デュアル ランダム スペクトラム拡散機能 (DRSS)
      5. 6.3.5  動作モード (バイパス、DEM、FPWM)
      6. 6.3.6  VCC レギュレータ、BIAS (BIAS ピン、VCC ピン)
      7. 6.3.7  ソフトスタート (SS ピン)
      8. 6.3.8  VOUT のプログラミング (VOUT、ATRK、DTRK)
      9. 6.3.9  保護
        1. 6.3.9.1 VOUT 過電圧保護 (OVP)
        2. 6.3.9.2 サーマル シャットダウン (TSD)
      10. 6.3.10 パワー グッド･インジケータ (PGOOD ピン)
      11. 6.3.11 勾配補償 (CSP1、CSP2、CSN1、CSN2)
      12. 6.3.12 電流センス設定とスイッチ ピーク電流制限 (CSP1、CSP2、CSN1、CSN2)
      13. 6.3.13 入力電流制限および監視 (ILIM、IMON、DLY)
      14. 6.3.14 最大デューティ サイクルと最小の制御可能なオン時間の制限
      15. 6.3.15 信号のグリッチ除去の概要
      16. 6.3.16 MOSFET ドライバ、内蔵ブート ダイオード、ヒカップ モードの故障保護 (LOx、HOx、HBx ピン)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 シャットダウン状態
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 帰還補償
      2. 7.1.2 非同期アプリケーション
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1  合計フェーズ番号の決定
        2. 7.2.2.2  デューティ サイクルの決定
        3. 7.2.2.3  タイミング抵抗 RT
        4. 7.2.2.4  インダクタの選択 LM
        5. 7.2.2.5  電流センス抵抗 Rcs
        6. 7.2.2.6  電流センス フィルタRCSFP、RCSFN、CCS
        7. 7.2.2.7  ローサイド パワー スイッチ QL
        8. 7.2.2.8  ハイサイド パワー スイッチ QL
        9. 7.2.2.9  スナバ部品
        10. 7.2.2.10 Vout プログラミング
        11. 7.2.2.11 入力電流制限 (ILIM/IMON)
        12. 7.2.2.12 UVLO ディバイダ
        13. 7.2.2.13 ソフト スタート
        14. 7.2.2.14 CFG の設定
        15. 7.2.2.15 出力コンデンサ COUT
        16. 7.2.2.16 入力コンデンサ Cin
        17. 7.2.2.17 ブートストラップ コンデンサ
        18. 7.2.2.18 VCC コンデンサ CVCC
        19. 7.2.2.19 バイアス コンデンサ
        20. 7.2.2.20 VOUT コンデンサ
        21. 7.2.2.21 ループ補償
      3. 7.2.3 アプリケーション曲線
        1. 7.2.3.1 効率
        2. 7.2.3.2 定常状態波形
        3. 7.2.3.3 ステップ負荷応答
        4. 7.2.3.4 同期動作
        5. 7.2.3.5 AC ループ応答曲線
        6. 7.2.3.6 熱性能
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.5 電気的特性

代表値は TJ = 25°C に対応します。最小および最大の制限値は、TJ = -40°C ～ 150°C の範囲で適用されます。特に記述のない限り、VI = VBIAS = 12V、VOUT = 24V、RT = 14kΩ です
パラメータ テスト条件 最小値 標準値 最大値 単位
消費電流 (BIAS、VCC、VOUT)
ISD シャットダウン状態での VI 電流 (BIAS を VI に接続)。バイアス、CSP1、CSN1、CSP2、CSN2、SW1、SW2 への電流を。 VEN/UVLO = 0V、VOUT = 12V、TJ = –40°C ～ 125°C 2 5 µA
ISD_BIAS シャットダウン状態でのバイアスピン電流 VEN/UVLO = 0V、VOUT = 12V、TJ = –40℃ ～ 125℃ 2 5 µA
ISD_VOUT シャットダウン状態での VOUT ピン電流 VEN/UVLO = 0V、VOUT = 12V、TJ = –40℃ ～ 125℃ 0.001 0.5 µA
IQ_BIAS_FPWM アクティブ状態でのバイアス ピンの静止電流、FPWM モード、内部クロック (スイッチングなし、RT、IMON 電流は除外) 1 相、VEN/UVLO = 2.0V、VEN2 = 0V、VCFG2 = 0V、VATRK = 0.667V、TJ = –40℃ ～ 125℃ 1.1 1.5 mA
2 相、VEN/UVLO = 2.0V、VEN2 = 2V、VCFG2 = 0V、VATRK = 0.667V、TJ = –40℃ ～ 125℃ 1.6 2 mA
IQ_BIAS_DEM アクティブ状態でのバイアス ピンの静止電流、DEM モード、内部クロック (スイッチングなし、RT、IMON 電流は除外) 1 相、VEN/UVLO = 2.0V、VEN2 = 0V、VCFG2 = 0V、VATRK = 0.667V、TJ = –40℃ ～ 125℃ 1.1 1.5 mA
2 相、VEN/UVLO = 2.0V、VEN2 = 2V、VCFG2 = 0V、VATRK = 0.667V、TJ = –40℃ ～ 125℃ 1.6 2 mA
IQ_VOUT_FPWM アクティブ状態での VOUT ピンの静止電流、FPWM モード、内部クロック (スイッチングなし) 2 相、VEN/UVLO = 2.0V、VEN2 = 2V、VCFG2 = 0V、VATRK = 0.667V、TJ = –40℃ ～ 125℃ 250 300 µA
IQ_BIAS_BYP バイパス状態でのバイアス ピン電流 (RT および IMON 電流は除外) 1 相、VEN/UVLO = 2.0V、VEN2 = 0V、VCFG2 = 0V、VOUT = 12V、TJ = –40℃ ～ 125℃ 1 1.5 mA
バイパス状態でのバイアス ピン電流 (RT および IMON 電流は除外) 2 相、VEN/UVLO = 2.0V、VEN2 = 2V、VCFG2 = 0V、VOUT = 12V、TJ = –40℃ ～ 125℃ 1.5 2.0 mA
IQ_VOUT_BYP バイパス状態の VOUT ピン電流 2 相、VEN/UVLO = 2.0V、VEN2 = 2V、VCFG2 = 0V、VOUT = 12V、TJ = –40℃ ～ 125℃、HO と SW との間に抵抗なし。 280 330 µA
IBIAS バイアス ピンのバイアス電流 VBIAS = 12V、IVCC = 200mA 200 210 mA
IVOUT VCC が VOUT から供給されているときの VOUT ピン バイアス電流 VBIAS = 3.3V、IVCC = 200mA 200 230 mA
VCC レギュレータ (VCC)
VBIAS-RISING VCC 電源を VOUT ピンからバイアス ピンに切り替えるスレッショルド VBIAS 立ち上がり 4.25 4.35 4.45 V
VBIAS-FALLING VCC 電源をバイアス ピンから VOUT ピンに切り替えるスレッショルド VBIAS 立ち下がり 4.1 4.2 4.3 V
VBIAS-HYS VCC 電源スレッショルドのヒステリシス 100 150 mV
VVCC-REG1 VCC レギュレーション 無負荷 4.75 5 5.25 V
VVCC-REG2 ドロップアウト時の VCC レギュレーション VBIAS = 4.5V、IVCC = 110mA 4 4.3 V
VVCC-UVLO-RISING VCC UVLO スレッショルド VCC 立ち上がり 3.4 3.5 3.6 V
VVCC-UVLO-FALLING VCC UVLO スレッショルド VCC 立ち下がり 3.2 3.3 3.4 V
VVCC-UVLO-HYS VCC UVLO スレッショルドのヒステリシス VCC 立ち下がり 215 mV
IVCC-CL VCC のソース電流制限 VVCC = 4V 200 mA
イネーブル (EN/UVLO)
VEN-RISING イネーブル スレッショルド EN 立ち上がり 0.50 0.55 0.6 V
VEN-FALLING イネーブル スレッショルド EN 立ち下がり 0.40 0.45 0.50 V
VEN-HYS イネーブル ヒステリシス EN 立ち下がり 100 mV
REN EN プルダウン抵抗 VEN = 0.2 V 30 37 50 kΩ
VUVLO-RISING UVLO スレッショルド UVLO 立ち上がり 1.05 1.1 1.15 V
VUVLO-FALLING UVLO スレッショルド UVLO 立ち下がり 1.025 1.075 1.125 V
VUVLO-HYS UVLO ヒステリシス UVLO 立ち下がり 25 mV
IUVLO-HYS UVLO プルダウン ヒステリシス電流 VUVLO = 0.7V 9 10 11 µA
IUVLO/EN UVLO/EN ピンのバイアス電流 VUVLO/EN = 0.3V、プルダウン抵抗 = アクティブ。 8 11 µA
VUVLO/EN = 0.7V、10µA 電流 = アクティブ。 9 10 11 µA
VUVLO/EN = 3.3V 1 µA
CH2 イネーブル (EN2)
VEN2_H イネーブル 2の High レベル入力電圧 EN2 の立ち上がり 1.19 5.25 V
VEN2_L イネーブル 2 の Low レベル入力電圧 EN2 の立ち下がり -0.3 0.41 V
IEN2 イネーブル 2 のバイアス電流 EN1 = EN2 = 3.3V 0.01 1 µA
構成 (CFG0、CFG1、CFG2)
RCFGx_1 レベル 1 の抵抗 0 0.1 kΩ
RCFGx_2 レベル 2 の抵抗 0.496 0.51 0.526 kΩ
RCFGx_3 レベル 3 の抵抗 1.11 1.15 1.19 kΩ
RCFGx_4 レベル 4 の抵抗 1.81 1.9 1.93 kΩ
RCFGx_5 レベル 5 の抵抗 2.65 2.7 2.82 kΩ
RCFGx_6 レベル 6 の抵抗 3.71 3.8 3.94 kΩ
RCFGx_7 レベル 7 の抵抗 4.95 5.1 5.26 kΩ
RCFGx_8 レベル 8 の抵抗 6.29 6.5 6.68 kΩ
RCFGx_9 レベル 9 の抵抗 8.00 8.3 8.50 kΩ
RCFGx_10 レベル 10 の抵抗 10.18 10.5 10.81 kΩ
RCFGx_11 レベル 11 の抵抗 12.90 13.3 13.70 kΩ
RCFGx_12 レベル 12 の抵抗 15.71 16.2 16.69 kΩ
RCFGx_13 レベル 13 の抵抗 19.88 20.5 21.11 kΩ
RCFGx_14 レベル 14 の抵抗 24.15 24.9 25.65 kΩ
RCFGx_15 レベル 15 の抵抗 29.20 30.1 31.00 kΩ
RCFGx_16 レベル 16 の抵抗 35.40 36.5 38.60 kΩ
スイッチング周波数
VRT RT レギュレーション 0.7 0.75 0.8 V
fSW1 スイッチング周波数 RT = 316kΩ 85 100 115 kHz
fSW2 スイッチング周波数 RT = 14kΩ 1980 2200 2420 kHz
tON-MIN 最小の制御可能なオン時間 RT = 14kΩ 14 20 50 ns
tOFF-MIN 最小強制オフ時間 RT = 14kΩ 55 80 105 ns
DMAX1 最大デューティ サイクル制限  RT = 316kΩ 98.7% 99.4%
DMAX2 最大デューティ サイクル制限  RT = 14kΩ 75% 87%
同期 (SYNCIN)
最小 SYNCIN 周波数アクティビティ検出 スペクトラム拡散 = オフ RT = 316kΩ 60 kHz
SYNCIN 周波数の動作検出と RT SET のスイッチング周波数との関係 スペクトラム拡散 = オフ RT = 14kΩ ～ 210kΩ -60%
SYNCIN 動作検出サイクル 3 サイクル
fSYNC 同期時の RT 設定周波数からの同期周波数範囲 周波数は外部クロックに同期 (最小 = 100kHz、最大 = 2200kHz) -50% 50%
VSYNCIN_H SYNCIN のHigh レベル入力電圧 SYNCIN の立ち上がり 1.19 5.25 V
VSYNCIN_L SYNCIN の Low レベル入力電圧 SYNCIN の立ち下がり -0.3 0.41 V
ISYNCIN SYNCIN バイアス電流 SYNCIN = 3.3V 0.01 1 µA
SYNCIN の最小プルアップ / プルダウンパルス幅 135 ns
VOUT プログラミング (ATRK/DTRK)
VOUT_REG ATRK 電圧による VOUT レギュレーション ATRK = 0.2V、VI = 4.5V 5.88 6 6.12 V
ATRK = 0.4V、VI = 10V 11.82 12 12.18 V
ATRK = 0.8V 23.64 24 24.36 V
ATRK = 1.6V 47.28 48 48.72 V
ATRK = 2V 59.10 60 60.90 V
GDTRK DTRK デューティ サイクルの VATRK への変換率 FDTRK = 100kHz、440kHz 25 mV / %
DTRK デューティ サイクル範囲 8% 80%
VATRK 指定された DTRK デューティ サイクルに対する ATRK 電圧 fDTRK = 100kHz、DC = 8% 0.19 0.2 0.21 V
fDTRK = 100kHz、DC = 40% 0.98 1 1.02 V
fDTRK = 100kHz、DC = 80% 1.98 2 2.02 V
fDTRK = 440kHz、DC = 8% 0.188 0.2 0.212 V
fDTRK = 440kHz、DC = 40% 0.98 1 1.02 V
fDTRK = 440kHz、DC = 80% 1.98 2 2.02 V
VDTRK_H DTRK の High レベル入力電圧 DTRK の立ち上がり 1.19 5.25 V
VDTRK_L DTRK の Low レベル入力電圧 DTRK の立ち下がり -0.3 0.41 V
IATRK CFG0 で起動したときのソース電流 19.8 20 20.2 µA
IATRK/DTRK ATRK/DTRK ピンのバイアス電流 20µA 電流はディスエーブル、VATRK/DTRK = 2V 0.01 1 µA
DTRK の最小プルアップ / プルダウンパルス幅 25 ns
ソフトスタート (SS/)
ISS ソフトスタート電流 42.5 50 57.5 µA
VSS-DONE ソフトスタート完了スレッショルド 2.15 2.2 2.25 V
RSS SS プルダウン スイッチの RDSON 26 70 Ω
VSS-DIS SS 放電検出スレッショルド 20 45 70 mV
電流検出 (CSPx、CSNx)
ACS 電流センス アンプのゲイン VCSP = 2.5V 10 V/V
VCLTH 正のピーク電流制限スレッショルド CS 入力を基準とします 54 60 66 mV
VNCLTH 負のピーク電流制限スレッショルド CS 入力、FPWM モードを基準とします -34 -28 -22 mV
VICL 入力電流制限 CS 入力を基準とします 65 72 80 mV
ΔVICL_CLTH ICL と正のピーク電流スレッショルド間のデルタ電圧 6 12 mV
ピーク電流制限トリップ遅延 100 ns
VZCD ZCD スレッショルド (CSPx - CSNx) CS 入力の立ち下がり、fSW = 100kHz、DEM 0 3 6 mV
VZCD ZCD スレッショルド (CSPx - CSNx) CS 入力の立ち下がり、fSW = 100kHz、DEM、TJ = 0°C ～ 85°C 0 3 5 mV
VZCD_BYP バイパス モードの位相 1 の ZCD スレッショルド (CSP1 – CSN1) -6 -2.5 0 mV
バイパス モードの位相 2 の ZCD スレッショルド (CSP2 – CSN2) -6 -2.5 0 mV
VSLOPE ピーク勾配補償アンプ CS 入力を基準とし、fSW = 100kHz 40 48 55 mV
ICSNx CSNx 電流 デバイスがスタンバイ状態、VI = VBIAS = VOUT = 12V 1.2 µA
ICSPx CSPx 電流 150 170 µA
ΔIph1_ph2 ピーク インダクタ電流アンバランス (位相 1～位相 2) VCL = 60mV -10 0 10 %
遅延付き電流モニタ / リミッタ (IMON/ILIM)
GIMON 相互コンダクタンス ゲイン 0.320 0.333 0.346 μA/mV
IOFFSET オフセット電流 3 4 5 μA
VILIM ILIM のレギュレーション ターゲット 0.93 1 1.07 V
VILIM_th ILIM の起動スレッショルド 0.95 1 1.25 V
VILIM_reset DLY リセットのスレッショルド ILIM の立ち下がり、VILIM を基準とする 85% 88% 91%
IDLY DLY ソース / シンク電流 4 5 6 μA
VDLY_peak_rise VDLY 立ち上がり 2.45 2.6 2.75 V
VDLY_peak_fall VDLY 立ち下がり 2.25 2.4 2.55 V
VDLY_valley 0.2 V
エラー アンプ (COMP)
Gm 相互コンダクタンス 700 1000 1300 uS
ACOMP-PWM COMP から PWM へのゲイン 1 V/V
VCOMP-MAX COMP 最大クランプ電圧 COMP 立ち上がり 2.3 2.6 2.9 V
VCOMP-MIN COMP 最小クランプ電圧、DEM で有効 COMP 立ち下がり 0.38 0.48 0.55 V
COMP 最小クランプ電圧、FPWM で有効 COMP 立ち下がり 0.13 0.16 0.19 V
VCOMP-offset 最小クランプを基準としたオフセット COMP 立ち下がり 0.01 0.03 0.06 V
ISOURCE-MAX 最大 COMP シンキング電流 VCOMP  = 0V 90 µA
ISINT-MAX 最大 COMP ソーシング電流 VCOMP  = 2.6V 100 µA
動作モード
VMODE_H MODE ピンの High レベル FPWM 1.19 5.25 V
VMODE_L MODE ピンの Low レベル DEM -0.3 0.41 V
IMODE MODE ピンのバイアス電流 MODE = 3.3V 0.01 1 µA
過電圧 / 低電圧監視
VOVP-H 過電圧スレッショルド VOUT の立ち上がり (エラー アンプのリファレンスを基準とする) 108% 110% 112%
VOVP-L 過電圧スレッショルド VOUT の立ち下がり (エラー アンプのリファレンスを基準とする) 101% 103% 105%
VOVP_max-H 過電圧スレッショルド 64V VOUT の立ち上がり (エラー アンプのリファレンスを基準とする) 63 64 65 V
50V 49 50 51 V
35V 34 35 36 V
28.5V 27 28.5 30 V
VOVP_max-L 過電圧スレッショルド 64V VOUT の立ち下がり (エラー アンプのリファレンスを基準とする) 62 63 64 V
50V 48 49 50 V
35V 33 34 35 V
28.5V 26 27.5 29 V
VUVP-H 低電圧スレッショルド VOUT の立ち上がり (エラー アンプのリファレンスを基準とする) 91% 93% 95%
VUVP-L 低電圧スレッショルド VOUT の立ち下がり (エラー アンプのリファレンスを基準とする) 88% 90% 92%
PGOOD
RPGOOD PGOOD プルダウン スイッチの RDSON 1mA のシンク 90 180 Ω
有効な PGOOD の最小 BIAS 2 V
MOSFET ドライバ (HBx、HOx、SWx、LOx)
高状態オン抵抗 (HO ドライバ) 100mA シンク、HB – SW = 5V 1.1 2 Ω
Low 状態オン抵抗 (HO ドライバ) 100mA ソース、HB – SW = 5V 0.6 1.2 Ω
高状態オン抵抗 (LO ドライバ) 100mA シンク、VCC = 5V 1.1 2 Ω
Low 状態オン抵抗 (LO ドライバ) 100mA ソース、VCC = 5V 0.7 1.4 Ω
VHB-UVLO HB ～ SW UVLO スレッショルド HB ～ SW の立ち上がり 2.85 3.05 3.25 V
VHB-UVLO HB ～ SW UVLO スレッショルド HB ～ SW 立ち下がり 2.6 2.8 3 V
VHB-HYS HB ～ SW UVLO スレッショルドのヒステリシス 250 mV
IHB-SLEEP バイパス時の HB 静止電流 HB – SW = 5V 8 15 µA
ICP HB チャージ ポンプ電流は HBx ピンで利用可能 BIAS = 4.5V、VOUT = 6V 55 75 100 µA
デッドタイム制御
DT1 HO オフから LO オンまで、LO オフから HO オンまでのデッド タイム 設定 1 7 14 30 ns
DT2 設定 2 17 30 50 ns
DT3 設定 3 32 50 75 ns
DT4 設定 4 50 75 110 ns
DT5 設定 5  68 100 140 ns
DT6 設定 6 85 125 180 ns
DT7 設定 7 105 150 215 ns
DT8 設定 8 135 200 285 ns
サーマル シャットダウン(TSD)
TTSD-RISING サーマル シャットダウンのスレッショルド 温度上昇 175 °C
TTSD-HYS サーマル シャットダウン ヒステリシス 15 °C
タイミング
STANDBYtimer スタンバイ タイマ 130 150 170 µs