JAJSV63B August   2024  – August 2025 LM5137-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 関連製品
  6. 5 ピン構成および機能
    1. 5.1 ウェッタブル フランク
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  入力電圧範囲 (VIN)
      2. 7.3.2  バイアス電源レギュレータ (VCC、BIAS1/VOUT1、VDDA)
      3. 7.3.3  高精度イネーブル (EN1、EN2)
      4. 7.3.4  スイッチング周波数 (RT)
      5. 7.3.5  パルス周波数変調および同期 (PFM/SYNC)
      6. 7.3.6  同期出力 (SYNCOUT)
      7. 7.3.7  デュアル ランダム スペクトラム拡散機能 (DRSS)
      8. 7.3.8  構成可能なソフトスタート (RSS)
      9. 7.3.9  出力電圧の設定ポイント (FB1、FB2)
      10. 7.3.10 エラー アンプと PWM コンパレータ (FB1、FB2、COMP1、COMP2)
        1. 7.3.10.1 スロープ補償
      11. 7.3.11 インダクタ電流センス (ISNS1+、BIAS1/VOUT1、ISNS2+、VOUT2)
        1. 7.3.11.1 シャント電流センシング
        2. 7.3.11.2 インダクタ DCR 電流センシング
      12. 7.3.12 制御可能な最小オン時間
      13. 7.3.13 100%デューティ サイクル能力
      14. 7.3.14 MOSFET ゲートドライバ (HO1、HO2、LO1、LO2)
      15. 7.3.15 出力構成 (CNFG)
        1. 7.3.15.1 独立したデュアル出力動作
        2. 7.3.15.2 単一出力インターリーブ動作
        3. 7.3.15.3 単一出力多相動作
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ モード
      2. 7.4.2 PFM モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 パワートレイン コンポーネント
        1. 8.1.1.1 パワー MOSFET
        2. 8.1.1.2 降圧インダクタ
        3. 8.1.1.3 出力コンデンサ
        4. 8.1.1.4 入力コンデンサ
        5. 8.1.1.5 EMI フィルタ
      2. 8.1.2 エラー アンプと補償
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 デザイン 1 - 12V 車載バッテリ アプリケーション向けのデュアル 5V および 3.3V、20A 降圧レギュレータ
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 WEBENCH® ツールによるカスタム設計
          2. 8.2.1.2.2 Excel クイックスタート ツールによるカスタム設計
          3. 8.2.1.2.3 インダクタの計算
          4. 8.2.1.2.4 シャント抵抗
          5. 8.2.1.2.5 セラミック出力コンデンサ
          6. 8.2.1.2.6 セラミック入力コンデンサ
          7. 8.2.1.2.7 帰還抵抗抵抗
          8. 8.2.1.2.8 入力電圧 UVLO 抵抗
          9. 8.2.1.2.9 補償部品
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 デザイン 2 - 車載用 ADAS アプリケーション向け 2 相、単一出力、同期整流降圧レギュレータ
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 デザイン 3 - 12V、20A、400kHz、2 相降圧レギュレータ、48V 車載アプリケーション用
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
        3. 8.2.3.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 出力段レイアウト
        2. 8.4.1.2 ゲートドライブレイアウト
        3. 8.4.1.3 PWM コントローラのレイアウト
        4. 8.4.1.4 熱設計およびレイアウト
        5. 8.4.1.5 グランド プレーン設計
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
      2. 9.1.2 開発サポート
        1. 9.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
        1. 9.2.1.1 低 EMI 設計リソース
        2. 9.2.1.2 熱設計についてのリソース
        3. 9.2.1.3 PCB レイアウトについてのリソース
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
8.2.1.2.4 シャント抵抗
  1. 全負荷時のピークインダクタ電流より少なくとも 20% 以上高い最大ピーク電流能力に基づいてシャント抵抗を計算し、スタートアップ中と負荷ステップでの過渡時に十分なマージンを提供します。シャント抵抗を計算するには、式 32 を使用します。
    式 32. LM5137-Q1

    ここで、

    • VCS(th) は、60mV の電流制限スレッショルドです。
  2. 両方のシャントについて、標準抵抗値 2mΩ を選択します。広範なアスペクト比の終端設計による 1225 フットプリント部品により、3W の電力定格、1nH 未満の寄生インダクタンス (ESL)、コンパクトな PCB レイアウトを実現しています。「レイアウトのガイドライン」内のレイアウトのガイドラインに従い、ノイズと DC 誤差によって [ISNS1+、VOUT1] と [ISNS2+、VOUT2] の各ピンで差動的に測定された電流センス電圧が誤出力とならないように注意してください。
  3. インダクタの近くにシャント抵抗を配置します。
  4. ケルビンセンス接続を使用し、シャントから LM5137-Q1 の該当ピンまでの差動を取るようにセンスラインを配線します。
  5. 電流センスから出力までの伝搬遅延 (電流制限コンパレータ、内部ロジックと電力 MOSFET ゲートドライバが要因) により、ピーク電流は計算した電流制限スレッショルドを超えて増加します。合計伝搬遅延 tCS-DELAY が 70ns の場合は、式 33 を使用して、出力が短絡した状態でのワーストケースのピーク インダクタ電流を計算してください。
    式 33. LM5137-Q1
  6. この結果に基づき、全動作温度範囲で飽和電流が 33A より大きくなるインダクタを各チャネルごとに選択します。