JAJSV63B August   2024  – August 2025 LM5137-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 関連製品
  6. 5 ピン構成および機能
    1. 5.1 ウェッタブル フランク
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  入力電圧範囲 (VIN)
      2. 7.3.2  バイアス電源レギュレータ (VCC、BIAS1/VOUT1、VDDA)
      3. 7.3.3  高精度イネーブル (EN1、EN2)
      4. 7.3.4  スイッチング周波数 (RT)
      5. 7.3.5  パルス周波数変調および同期 (PFM/SYNC)
      6. 7.3.6  同期出力 (SYNCOUT)
      7. 7.3.7  デュアル ランダム スペクトラム拡散機能 (DRSS)
      8. 7.3.8  構成可能なソフトスタート (RSS)
      9. 7.3.9  出力電圧の設定ポイント (FB1、FB2)
      10. 7.3.10 エラー アンプと PWM コンパレータ (FB1、FB2、COMP1、COMP2)
        1. 7.3.10.1 スロープ補償
      11. 7.3.11 インダクタ電流センス (ISNS1+、BIAS1/VOUT1、ISNS2+、VOUT2)
        1. 7.3.11.1 シャント電流センシング
        2. 7.3.11.2 インダクタ DCR 電流センシング
      12. 7.3.12 制御可能な最小オン時間
      13. 7.3.13 100%デューティ サイクル能力
      14. 7.3.14 MOSFET ゲートドライバ (HO1、HO2、LO1、LO2)
      15. 7.3.15 出力構成 (CNFG)
        1. 7.3.15.1 独立したデュアル出力動作
        2. 7.3.15.2 単一出力インターリーブ動作
        3. 7.3.15.3 単一出力多相動作
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ モード
      2. 7.4.2 PFM モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 パワートレイン コンポーネント
        1. 8.1.1.1 パワー MOSFET
        2. 8.1.1.2 降圧インダクタ
        3. 8.1.1.3 出力コンデンサ
        4. 8.1.1.4 入力コンデンサ
        5. 8.1.1.5 EMI フィルタ
      2. 8.1.2 エラー アンプと補償
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 デザイン 1 - 12V 車載バッテリ アプリケーション向けのデュアル 5V および 3.3V、20A 降圧レギュレータ
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 WEBENCH® ツールによるカスタム設計
          2. 8.2.1.2.2 Excel クイックスタート ツールによるカスタム設計
          3. 8.2.1.2.3 インダクタの計算
          4. 8.2.1.2.4 シャント抵抗
          5. 8.2.1.2.5 セラミック出力コンデンサ
          6. 8.2.1.2.6 セラミック入力コンデンサ
          7. 8.2.1.2.7 帰還抵抗抵抗
          8. 8.2.1.2.8 入力電圧 UVLO 抵抗
          9. 8.2.1.2.9 補償部品
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 デザイン 2 - 車載用 ADAS アプリケーション向け 2 相、単一出力、同期整流降圧レギュレータ
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 デザイン 3 - 12V、20A、400kHz、2 相降圧レギュレータ、48V 車載アプリケーション用
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
        3. 8.2.3.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 出力段レイアウト
        2. 8.4.1.2 ゲートドライブレイアウト
        3. 8.4.1.3 PWM コントローラのレイアウト
        4. 8.4.1.4 熱設計およびレイアウト
        5. 8.4.1.5 グランド プレーン設計
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
      2. 9.1.2 開発サポート
        1. 9.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
        1. 9.2.1.1 低 EMI 設計リソース
        2. 9.2.1.2 熱設計についてのリソース
        3. 9.2.1.3 PCB レイアウトについてのリソース
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.4.1.2 ゲートドライブレイアウト

LM5137-Q1 のハイサイドおよびローサイドゲートドライバは、短い伝搬遅延、アダプティブデッドタイム制御、低インピーダンス出力段を内蔵しており、非常に高速な立ち上がり、立ち下がり時間で大きなピーク電流を供給できるため、パワー MOSFET の高速なターンオン遷移とターンオフ遷移を実現しています。パターンの長さとインピーダンスを十分制御できていない場合、di/dt が非常に高いと許容不可能なリンギングが発生することがあります。

ゲートドライブのスイッチング性能を最適化するには、空電または寄生ゲートループインダクタンスの最小化が重要です。これは、MOSFET ゲートキャパシタンスで共振する直列ゲートインダクタンスでも、ゲートドライブコマンドに反して負のフィードバック成分を供給するコモンソースインダクタンス (ゲートとパワーループに共通) でも同様で、これにより MOSFET のスイッチング時間は長くなります。以下のループが重要です。

  • ループ 2：ハイサイド MOSFET、Q1。ハイサイド MOSFET のターンオン中は、ブートストラップ (ブート) コンデンサからゲート ドライバとハイサイド MOSFET を経由して大電流が流れ、SW 接続を経由してブート コンデンサの負側の端子に戻ります。反対に、ハイサイド MOSFET をオフにするには、ハイサイド MOSFET のゲートからゲート ドライバと SW を経由して大電流が流れ、SW パターンを経由してハイサイド MOSFET のソースに戻ります。図 8-29 の「ループ 2」を参照してください。
  • ループ 3：ローサイド MOSFET、Q2。ローサイド MOSFET のターンオン中は、VCC デカップリング コンデンサからゲート ドライバとローサイド MOSFET を経由して大電流が流れ、グランドを経由してコンデンサの負側の端子に戻ります。反対に、ローサイド MOSFET をオフにするには、ローサイド MOSFET のゲートからゲート ドライバと GND を経由して大電流が流れ、グランドを経由してローサイド MOSFET のソースに戻ります。図 8-29 の「ループ 3」を参照してください。

テキサス・インスツルメンツは、高速 MOSFET ゲート ドライブ回路を使用して設計する際には、回路レイアウトのガイドラインを遵守することを強く推奨しています。

  • ゲートドライバ出力 HO1/HO2、LO1/LO2 からハイサイドまたはローサイド MOSFET の各ゲートへの接続は、直列寄生インダクタンスを低減するために、できるだけ短くしてください。ピークゲートドライブ電流は最大 3A になる可能性があることに注意してください。0.65mm (25mils) 以上の広いパターンを使用してください。これらのパターンには、必要に応じて、直径 0.5mm (20mils) 以上の 1 つまたは複数のビアを使用します。LM5137-Q1 から適切なハイサイド MOSFET まで [HO1、SW1] と [HO2、SW2] ゲートパターンを差動ペアとして配線し、フラックスキャンセレーションを利用します。
  • 最大 3A の大電流が瞬間的に流れることにより MOSFET のゲートキャパシタンスが充電されるため、VCC と CBOOT1/CBOOT2 ピンから各コンデンサを流れる電流ループパスを最小化します。具体的には、ブートストラップコンデンサ CBOOT1 および CBOOT2 を LM5137-Q1 のそれぞれの [CBOOT1、SW1] と [CBOOT2、SW2] ピンのペアの近くに配置して、ハイサイドドライバに関連する「ループ 2」領域を最小限に抑えます。同様に、VCC コンデンサ CVCC を LM5137-Q1 の VCC ピンと PGND ピンの近くに配置して、ローサイドドライバに関連するループ 3 の面積を最小化します。