JAJSGF1C
October 2018 – June 2021
LM5143-Q1
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
概要 (続き)
6
Pin Configuration and Functions
6.1
Wettable Flanks
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Switching Characteristics
7.7
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Input Voltage Range (VIN)
8.3.2
High-Voltage Bias Supply Regulator (VCC, VCCX, VDDA)
8.3.3
Enable (EN1, EN2)
8.3.4
Power Good Monitor (PG1, PG2)
8.3.5
Switching Frequency (RT)
8.3.6
Clock Synchronization (DEMB)
8.3.7
Synchronization Out (SYNCOUT)
8.3.8
Spread Spectrum Frequency Modulation (DITH)
8.3.9
Configurable Soft Start (SS1, SS2)
8.3.10
Output Voltage Setpoint (FB1, FB2)
8.3.11
Minimum Controllable On-Time
8.3.12
Error Amplifier and PWM Comparator (FB1, FB2, COMP1, COMP2)
8.3.13
Slope Compensation
8.3.14
Inductor Current Sense (CS1, VOUT1, CS2, VOUT2)
8.3.14.1
Shunt Current Sensing
8.3.14.2
Inductor DCR Current Sensing
8.3.15
Hiccup Mode Current Limiting (RES)
8.3.16
High-Side and Low-Side Gate Drivers (HO1/2, LO1/2, HOL1/2, LOL1/2)
8.3.17
Output Configurations (MODE, FB2)
8.3.17.1
Independent Dual-Output Operation
8.3.17.2
Single-Output Interleaved Operation
8.3.17.3
Single-Output Multiphase Operation
8.4
Device Functional Modes
8.4.1
Standby Modes
8.4.2
Diode Emulation Mode
8.4.3
Thermal Shutdown
9
Application and Implementation
9.1
Application Information
9.1.1
Power Train Components
9.1.1.1
Buck Inductor
9.1.1.2
Output Capacitors
9.1.1.3
Input Capacitors
9.1.1.4
Power MOSFETs
9.1.1.5
EMI Filter
9.1.2
Error Amplifier and Compensation
9.2
Typical Applications
9.2.1
Design 1 – High Efficiency, Dual-Output Buck Regulator for Automotive Applications
9.2.1.1
Design Requirements
9.2.1.2
Detailed Design Procedure
9.2.1.2.1
Custom Design With WEBENCH® Tools
9.2.1.2.2
Custom Design With Excel Quickstart Tool
9.2.1.2.3
Inductor Calculation
9.2.1.2.4
Current-Sense Resistance
9.2.1.2.5
Output Capacitors
9.2.1.2.6
Input Capacitors
9.2.1.2.7
Compensation Components
9.2.1.3
Application Curves
9.2.2
Design 2 – Two-Phase, Single-Output Buck Regulator for Automotive ADAS Applications
9.2.2.1
Design Requirements
9.2.2.2
Detailed Design Procedures
9.2.2.3
Application Curves
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.1.1
Power Stage Layout
11.1.2
Gate-Drive Layout
11.1.3
PWM Controller Layout
11.1.4
Thermal Design and Layout
11.1.5
Ground Plane Design
11.2
Layout Example
12
Device and Documentation Support
12.1
Device Support
12.1.1
Third-Party Products Disclaimer
12.1.2
Development Support
12.1.3
Custom Design With WEBENCH® Tools
12.2
Documentation Support
12.2.1
Related Documentation
12.2.1.1
PCB Layout Resources
12.2.1.2
Thermal Design Resources
12.3
Receiving Notification of Documentation Updates
12.4
サポート・リソース
12.5
Trademarks
12.6
Electrostatic Discharge Caution
12.7
Glossary
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RWG|40
MPQF420
サーマルパッド・メカニカル・データ
発注情報
jajsgf1c_oa
jajsgf1c_pm
1
特長
車載アプリケーション用に AEC-Q100 認定取得済み
デバイス温度グレード 1:–40℃~+125℃の動作時周囲温度範囲
機能安全対応
機能安全システムの設計に役立つ資料を利用可能
多用途な同期整流降圧 DC/DC コントローラ
3.5V~
65V
の広い入力電圧範囲
精度 1% の固定 3.3V、5V 出力または可変出力 (0.6V~
55V
)
最大接合部温度:150℃
シャットダウン・モード電流:4µA (標準値)
無負荷時のスタンバイ電流:15µA (標準値)
2 つのインターリーブ同期整流降圧チャネル
2 チャネルまたは単一出力多相
65ns の t
ON(min)
により高い V
IN
/V
OUT
比を実現
60ns の t
OFF(min)
により低ドロップアウトを実現
本質的な保護機能による堅牢な設計
ヒカップ・モードによる過電流保護
独立した ENABLE および PGOOD 機能
VCC、VDDA、ゲート駆動の UVLO 保護
ヒステリシス付きのサーマル・シャットダウン保護
超低 EMI 要件に最適化
スルーレート制御された適応型ゲート・ドライバ
スペクトラム拡散によりピーク・エミッションを削減
CISPR 25 Class 5
要件に対して最適化
スイッチング周波数:100kHz~2.2MHz
SYNC In および SYNC Out 機能
ダイオード・エミュレーションまたは FPWM を選択可能
ウェッタブル・フランク・ピン付きの VQFNP-40 パッケージ
WEBENCH®
Power Designer
により、LM5143-Q1 を使用するカスタム設計を作成