JAJSLI0 March   2022 LM5143

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 概要 (続き)
  6. 6 デバイス比較表
  7. 7 ピン構成と機能
  8. 8 仕様
    1. 8.1 絶対最大定格
    2. 8.2 ESD 定格
    3. 8.3 推奨動作条件
    4. 8.4 熱に関する情報
    5. 8.5 電気的特性
    6. 8.6 スイッチング特性
    7. 8.7 標準的特性
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1  入力電圧範囲 (VIN)
      2. 9.3.2  高電圧バイアス電源レギュレータ (VCC、VCCX、VDDA)
      3. 9.3.3  イネーブル (EN1、EN2)
      4. 9.3.4  パワー・グッド・モニタ (PG1、PG2)
      5. 9.3.5  スイッチング周波数 (RT)
      6. 9.3.6  クロック同期 (DEMB)
      7. 9.3.7  同期出力 (SYNCOUT)
      8. 9.3.8  スペクトラム拡散周波数変調 (DITH)
      9. 9.3.9  設定可能なソフトスタート (SS1、SS2)
      10. 9.3.10 出力電圧の設定ポイント (FB1、FB2)
      11. 9.3.11 最小制御可能オン時間
      12. 9.3.12 エラー・アンプと PWM コンパレータ (FB1、FB2、COMP1、COMP2)
      13. 9.3.13 スロープ補償
      14. 9.3.14 インダクタ電流センス (CS1、VOUT1、CS2、VOUT2)
        1. 9.3.14.1 シャント電流センシング
        2. 9.3.14.2 インダクタ DCR 電流センシング
      15. 9.3.15 ヒカップ・モード電流制限 (RES)
      16. 9.3.16 ハイサイドおよびローサイド・ゲート・ドライバ (HO1/2、LO1/2、HOL1/2、LOL1/2)
      17. 9.3.17 出力構成 (MODE、FB2)
        1. 9.3.17.1 独立したデュアル出力動作
        2. 9.3.17.2 単一出力インターリーブ動作
        3. 9.3.17.3 単一出力多相動作
    4. 9.4 デバイスの機能モード
      1. 9.4.1 スタンバイ・モード
      2. 9.4.2 ダイオード・エミュレーション・モード
      3. 9.4.3 サーマル・シャットダウン
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
      1. 10.1.1 パワートレイン・コンポーネント
        1. 10.1.1.1 降圧インダクタ
        2. 10.1.1.2 出力コンデンサ
        3. 10.1.1.3 入力コンデンサ
        4. 10.1.1.4 パワー MOSFET
        5. 10.1.1.5 EMI フィルタ
      2. 10.1.2 エラー・アンプと補償
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計 1 演算アプリケーション向け 5V および 3.3V デュアル出力降圧レギュレータ
        1. 10.2.1.1 設計要件
        2. 10.2.1.2 詳細な設計手順
          1. 10.2.1.2.1 WEBENCH® ツールによるカスタム設計
          2. 10.2.1.2.2 Excel クイックスタート・ツールによるカスタム設計
          3. 10.2.1.2.3 インダクタの計算
          4. 10.2.1.2.4 電流検出抵抗
          5. 10.2.1.2.5 出力コンデンサ
          6. 10.2.1.2.6 入力コンデンサ
          7. 10.2.1.2.7 補償部品
        3. 10.2.1.3 アプリケーション曲線
      2. 10.2.2 設計 2 - サーバー・アプリケーション向け 2 相、15A、2.1MHz 単一出力降圧レギュレータ
        1. 10.2.2.1 設計要件
        2. 10.2.2.2 詳細な設計手順
        3. 10.2.2.3 アプリケーション曲線
      3. 10.2.3 設計 3 - ASIC 電力アプリケーション向けの 2 相、50A、300kHz、単一出力降圧レギュレータ
        1. 10.2.3.1 設計要件
        2. 10.2.3.2 詳細な設計手順
        3. 10.2.3.3 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 出力段レイアウト
      2. 12.1.2 ゲート・ドライブ・レイアウト
      3. 12.1.3 PWM コントローラのレイアウト
      4. 12.1.4 熱設計およびレイアウト
      5. 12.1.5 グランド・プレーン設計
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 デバイスのサポート
      1. 13.1.1 サード・パーティ製品に関する免責事項
      2. 13.1.2 開発サポート
        1. 13.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 13.2 ドキュメントのサポート
      1. 13.2.1 関連資料
        1. 13.2.1.1 PCB レイアウトについてのリソース
        2. 13.2.1.2 熱設計についてのリソース
    3. 13.3 ドキュメントの更新通知を受け取る方法
    4. 13.4 サポート・リソース
    5. 13.5 商標
    6. 13.6 静電気放電に関する注意事項
    7. 13.7 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7 ピン構成と機能

GUID-14A4491E-C7C7-44B3-8355-F9280B66B781-low.gif
底面の露出したパッドを PCB 上の AGND と PGND に接続します。
図 7-1 40 ピン VQFNRHA パッケージ (上面図)
表 7-1 ピンの機能
ピン I/O(1) 説明
名称 番号
SS2 1 I チャネル 2 ソフトスタート・プログラミング・ピン。外付けセラミック・コンデンサと内部の 20μA の電流ソースにより、ソフトスタート中の内部エラー・アンプのリファレンス電圧のランプ・レートが設定されます。SS2 が 150mV 未満になると、チャネル 2 のゲート・ドライバ出力はオフになりますが、他の機能はすべてアクティブ状態を維持します。
COMP2 2 O チャネル 2 相互コンダクタンス・エラー・アンプの出力。COMP2 は、単一出力インターリーブ、または単一出力マルチフェーズ動作時に高インピーダンスになります。
FB2 3 I チャネル 2 のフィードバック入力。3.3V 出力の場合は FB2 を VDDA に、5V 出力固定の場合は FB2 を AGND に接続します。VOUT2 から FB2 の間に抵抗分割器を配置すると、出力電圧レベルは 0.6V～55V の範囲になります。FB2 のレギュレーション・スレッショルドは 0.6V です。
CS2 4 I チャネル 2 電流センス・アンプ入力。低電流ケルビン接続を使用して、外部電流センス抵抗のインダクタ側 (または、インダクタ DCR 電流センシングが使用されている場合は、関連するセンス・コンデンサ端子) に CS2 を接続します。
VOUT2 5 I チャネル 2 の出力電圧センスと電流センス・アンプ入力。チャネル 2 の電流センス抵抗の出力側 (または、インダクタ DCR 電流センシングが使用されている場合は、関連するセンス・コンデンサ端子) に VOUT2 を接続します。
VCCX 6 P 外部バイアス電源用のオプション入力。VVCCX > 4.3V の場合、VCCX は VCC に内部で接続され、内部の VCC レギュレータはディセーブルになります。VCCX と PGND の間にセラミック・コンデンサを接続します。
PG2 7 O VOUT2 が指定されたレギュレーション・ウィンドウの範囲外である場合に Low になるオープン・コレクタ出力
HOL2 8 O チャネル 2 ハイサイド・ゲート・ドライバのターンオフ出力
HO2 9 O チャネル 2 ハイサイド・ゲート・ドライバのターンオン出力
SW2 10 P チャネル 2 降圧レギュレータのスイッチング・ノード。ブートストラップ・コンデンサ、ハイサイド MOSFET のソース端子、ローサイド MOSFET のドレイン端子に接続します。
HB2 11 P ブートストラップ・ゲート駆動用のチャネル 2 ハイサイド・ドライバ電源
LOL2 12 O チャネル 2 ローサイド・ゲート・ドライバのターンオフ出力
LO2 13 O チャネル 2 ローサイド・ゲート・ドライバのターンオン出力
PGND2 14 G ローサイド NMOS ゲート・ドライバの電源グランド接続ピン
VCC 15、16 P VCC バイアス電源ピン。ピン 15 と 16 は、PCB 上で互いに接続する必要があります。VCC と PGND1 の間、および VCC と PGND2 の間にセラミック・コンデンサを接続します。
PGND1 17 G ローサイド NMOS ゲート・ドライバの電源グランド接続ピン
LO1 18 O チャネル 1 ローサイド・ゲート・ドライバのターンオン出力
LOL1 19 O チャネル 1 ローサイド・ゲート・ドライバのターンオフ出力
HB1 20 P ブートストラップ・ゲート駆動用のチャネル 1 ハイサイド・ドライバ電源
SW1 21 P チャネル 1 降圧レギュレータのスイッチング・ノード。チャネル 1 のブートストラップ・コンデンサ、ハイサイド MOSFET のソース端子、ローサイド MOSFET のドレイン端子に接続します。
HO1 22 O チャネル 1 ハイサイド・ゲート・ドライバのターンオン出力
HOL1 23 O チャネル 1 ハイサイド・ゲート・ドライバのターンオフ出力
PG1 24 O VOUT1 が指定されたレギュレーション・ウィンドウの範囲外である場合に Low になるオープン・コレクタ出力
VIN 25 P VCC レギュレータの電源電圧入力ソース
VOUT1 26 I チャネル 1 の出力電圧センスと電流センス・アンプ入力。チャネル 1 の電流センス抵抗の出力側 (または、インダクタ DCR 電流センシングが使用されている場合は、関連するセンス・コンデンサ端子) に VOUT1 を接続します。
CS1 27 I チャネル 1 電流センス・アンプ入力。低電流ケルビン接続を使用して、外部電流センス抵抗のインダクタ側 (または、インダクタ DCR 電流センシングが使用されている場合は、関連するセンス・コンデンサ端子) に CS1 を接続します。
FB1 28 I チャネル 1 のフィードバック入力。3.3V 出力の場合は FB1 ピンを VDDA に、5V 出力の場合は FB1 を AGND に接続します。VOUT1 から FB1 の間に抵抗分割器を配置すると、出力電圧レベルは 0.6V～55V の範囲になります。FB1 のレギュレーション・スレッショルドは 0.6V です。
COMP1 29 O チャネル 1 相互コンダクタンス・エラー・アンプ (EA) の出力
SS1 30 I チャネル 1 ソフトスタート・プログラミング・ピン。外付けコンデンサと内部の 20μA の電流ソースにより、ソフトスタート中の内部エラー・アンプのリファレンス電圧のランプ・レートが設定されます。SS1 電圧が 150mV 未満になると、チャネル 1 のゲート・ドライバ出力はオフになりますが、他の機能はすべてアクティブ状態を維持します。
EN1 31 I アクティブ High 入力 (VEN1 > 2V) により、出力 1 はイネーブルになります。出力 1 と 2 がディセーブルの場合、LM5143 は SYNC 信号が DEMB に現れるまでシャットダウン・モードになります。EN1 はオープン状態にしないでください。
RES 32 O 再起動タイマ・ピン。外部コンデンサにより、ヒカップ・モードの電流制限が構成されます。RES ピンのコンデンサにより、コントローラがヒカップ・モードで自動的に再起動する前にオフ状態を維持する時間が決定されます。2 つのレギュレータ・チャネルは別々に動作します。1 つのチャネルは通常モードで動作し、もう片方はヒカップ・モードの過負荷保護で動作します。どちらかのチャネルがサイクル単位の電流制限で連続 512 PWM サイクルになると、ヒカップ・モードが発動します。起動中に RES を VDDA に接続すると、ヒカップ・モード保護はディセーブルになります。
DEMB 33 I ダイオード・エミュレーション・ピン。DEMB を AGND に接続すると、ダイオード・エミュレーション・モードはイネーブルになります。DEMB を VDDA に接続すると、LM5143 は軽負荷時に連続導通して強制 PWM (FPWM) モードで動作します。DEMB を同期入力として使用して、内部発振器を外部クロックに同期することもできます。
MODE 34 I デュアル出力動作またはインターリーブ単一出力動作の場合は、MODE をそれぞれ AGND または VDDA に接続します。同時に、これによって LM5143 の EA 相互コンダクタンスが 1200μS に設定されます。MODE と AGND の間に 10kΩ の抵抗を接続することにより、LM5143 は超低 IQ モードで EA 相互コンダクタンス 60μS のデュアル出力動作に設定されます。
AGND 35 G アナログ・グランド接続。内部電圧リファレンスとアナログ回路のグランドの帰線
VDDA 36 O 内部アナログ・バイアス・レギュレータ出力。VDDA と AGND の間にセラミック・デカップリング・コンデンサを接続します。
RT 37 I 周波数プログラミング・ピン。RT と AGND の間に抵抗を配置することにより、発振器の周波数は 100kHz～2.2MHz の範囲に設定されます。
DITH 38 I DITH ピンと AGND の間に接続したコンデンサは、20μA の電流ソースで充電や放電されます。ディザリングがイネーブルの場合、DITH ピンの電圧が上昇および下降して、発振器の周波数を内部発振器の -5%～+5% の間で変調します。起動中に DITH を VDDA に接続すると、ディザー機能はディセーブルになります。外部同期クロックが使用される場合、DITH は無視されます。
SYNCOUT 39 O SYNCOUT は、HO2 に約 90°遅延する (または HO1 に 90°先行する) 立ち上がりエッジを持つロジック・レベル信号です。2 つ目の LM5143 コントローラを同期するために SYNCOUT 信号を使用すると、すべての位相は 90°の位相差になります。
EN2 40 I アクティブ High 入力 (VEN2 > 2V) により、出力 2 はイネーブルになります。出力 1 と 2 がディセーブルの場合、LM5143 は SYNC 信号が DEMB に現れるまでシャットダウン・モードになります。EN2 はオープン状態にしないでください。
(1) P = 電源、G = グランド、I = 入力、O = 出力