JAJSOF4 May 2022 LM5143A-Q1
PRODUCTION DATA
パワー MOSFET の選択は、DC/DC レギュレータの性能に大きな影響を及ぼします。MOSFET は低オン抵抗 RDS(on) を内蔵しているため導通損失を低減し、同時に寄生容量が小さいため遷移時間が短くなり、スイッチング損失が低くなります。通常、MOSFET の RDS(on) が低くなるほど、ゲートの電荷と出力の電荷 (それぞれ QG と QOSS) は高くなり、逆もまた同じです。そのため、一般的に RDS(on) と QG の積は MOSFET の性能指数として規定されます。使用されているパッケージの熱抵抗が低いため、MOSFET の消費電力によって MOSFET のダイ温度が過剰な高温になることはありません。
LM5143A-Q1 アプリケーションでパワー MOSFET の選択に影響を与える主なパラメータは次のとおりです。
1 つのチャネルの MOSFET 関連の電力損失は、表 10-1 に示す式に集約されます。この式の添え字の 1 と 2 は、それぞれハイサイドとローサイド MOSFET のパラメータを表しています。インダクタのリップル電流の影響を考慮する場合でも、寄生インダクタンスや SW ノードのリンギングなどの 2 次損失モードは含まれません。
電力損失モード | ハイサイド MOSFET | ローサイド MOSFET |
---|---|---|
MOSFET の導通(2)(3) | ![]() |
![]() |
MOSFET のスイッチング | ![]() |
無視できる範囲 |
MOSFET のゲート・ドライブ(1) | ![]() |
![]() |
MOSFET の出力電荷(4) | ![]() |
無視できる範囲 |
ボディ・ダイオード 導通 |
N/A | ![]() |
ボディ・ダイオード の逆回復(5) |
![]() |
ハイサイド (制御) MOSFET は、PWM のオン時間 (または D 間隔) 中にインダクタ電流を流し、通常はスイッチング損失のほとんどはここで発生します。そのため、導通損失とスイッチング損失への関与のバランスを取るハイサイド MOSFET を選択する必要があります。ハイサイド MOSFET の総消費電力は、以下の合計になります。
ローサイド (同期) MOSFET は、ハイサイド MOSFET がオフ (または 1-D 間隔) のときにインダクタ電流を流します。ローサイド MOSFET はゼロ電圧でスイッチングするため、スイッチング損失は無視できます。電流はチャネルからボディ・ダイオードへ整流されますが、遷移デッドタイム中は逆方向にも整流されます。LM5143A-Q1 は適応型ゲート・ドライブ・タイミングを使用しているため、両方の MOSFET がオフのときに、ボディ・ダイオードの導通損失を最小に抑えます。この損失は、スイッチング周波数に正比例します。
ステップダウン比の高いアプリケーションでは、スイッチング時間の大部分でローサイド MOSFET は電流を流します。そのため、高効率を実現するには、低 RDS(on) のときにローサイド MOSFET を最適化する必要があります。導通損失が大きすぎる場合、または目標とする RDS(on) が単一の MOSFET で実現可能な値より低い場合は、2 つのローサイド MOSFET を並列に接続します。ローサイド MOSFET の総消費電力は、チャネル導通、ボディ・ダイオード導通、ボディ・ダイオードの逆回復に起因する正味の損失の通常 3 分の 1 の合計になります。LM5143A-Q1 は、テキサス・インスツルメンツの NexFET™ パワー MOSFET のポートフォリオを駆動するのに最適です。