JAJSG06E
April 2016 – October 2018
LMG3410R070
,
LMG3411R070
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
ブロック概略図
100V/nsを超えるスイッチング性能
4
改訂履歴
5
概要(続き)
6
Pin Configuration and Functions
Pin Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Switching Characteristics
7.7
Typical Characteristics
8
Parameter Measurement Information
8.1
Switching Parameters
8.1.1
Turn-on Delays
8.1.2
Turn-off Delays
8.1.3
Drain Slew Rate
8.1.4
Turn-on and Turn-off Energy
9
Detailed Description
9.1
Overview
9.2
Functional Block Diagram
9.3
Feature Description
9.3.1
Direct-Drive GaN Architecture
9.3.2
Internal Buck-Boost DC-DC Converter
9.3.3
Internal Auxiliary LDO
9.3.4
Fault Detection
9.3.4.1
Over-current Protection
9.3.4.2
Over-Temperature Protection and UVLO
9.3.5
Drive Strength Adjustment
9.4
Device Functional Modes
9.4.1
Low-Power Mode
10
Application and Implementation
10.1
Application Information
10.2
Typical Application
10.2.1
Design Requirements
10.2.2
Detailed Design Procedure
10.2.2.1
Slew Rate Selection
10.2.2.1.1
Startup and Slew Rate with Bootstrap High-Side Supply
10.2.2.2
Signal Level-Shifting
10.2.2.3
Buck-Boost Converter Design
10.2.3
Application Curves
10.3
Paralleling GaN Devices
10.4
Do's and Don'ts
11
Power Supply Recommendations
11.1
Using an Isolated Power Supply
11.2
Using a Bootstrap Diode
11.2.1
Diode Selection
11.2.2
Managing the Bootstrap Voltage
11.2.3
Reliable Bootstrap Start-up
12
Layout
12.1
Layout Guidelines
12.1.1
Power Loop Inductance
12.1.2
Signal Ground Connection
12.1.3
Bypass Capacitors
12.1.4
Switch-Node Capacitance
12.1.5
Signal Integrity
12.1.6
High-Voltage Spacing
12.1.7
Thermal Recommendations
12.2
Layout Example
13
デバイスおよびドキュメントのサポート
13.1
デバイス・サポート
13.1.1
デベロッパー・ネットワークの製品に関する免責事項
13.2
ドキュメントのサポート
13.2.1
関連資料
13.3
ドキュメントの更新通知を受け取る方法
13.4
コミュニティ・リソース
13.5
商標
13.6
静電気放電に関する注意事項
13.7
Glossary
14
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RWH|32
MPQF424C
サーマルパッド・メカニカル・データ
発注情報
jajsg06e_oa
jajsg06e_pm
1
特長
TIのGaNプロセスは、加速信頼性アプリケーション内ハード・スイッチング・ミッション・プロファイルによる認定済み
高密度の電力変換設計が可能
カスコードまたはスタンドアロンのGaN FETで優れたシステム性能を実現
低インダクタンスの8mm×8mm QFNパッケージにより設計とレイアウトが容易
スイッチング性能とEMIを制御するため駆動強度を変更可能
デジタルのフォルト・ステータス出力信号
+12Vの非レギュレート電源のみで動作可能
ゲート・ドライバを内蔵
共通ソース・インダクタンスが0
MHz動作を可能にする20nsの伝播遅延
ゲート・バイアス電圧をプロセスで調整することで高い信頼性を実現
スルー・レートを25~100V/nsの範囲でユーザー設定可能
堅牢な保護
外付けの保護部品が不要
応答時間100ns未満の過電流保護
150V/nsを超えるスルー・レート耐性
過渡過電圧耐性
過熱保護
すべての電源レールのUVLO保護
デバイスのオプション
LMG3410R070
:ラッチ付き過電流保護
LMG3411R070
:サイクル単位の過電流保護