JAJSVT7A December   2024  – December 2025 LMG5126

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  デバイス設定
      2. 6.3.2  デバイスの有効化と無効化 (UVLO/EN)
      3. 6.3.3  マルチ デバイス動作
      4. 6.3.4  スイッチング周波数および同期 (SYNCIN)
      5. 6.3.5  デュアル ランダム スペクトラム拡散機能 (DRSS)
      6. 6.3.6  動作モード (バイパス、DEM、FPWM)
      7. 6.3.7  VCC レギュレータ、BIAS (BIAS ピン、VCC ピン)
      8. 6.3.8  ソフトスタート (SS ピン)
      9. 6.3.9  VOUT のプログラミング (VOUT、ATRK、DTRK)
      10. 6.3.10 保護
        1. 6.3.10.1 VOUT 過電圧保護 (OVP)
        2. 6.3.10.2 サーマル シャットダウン (TSD)
      11. 6.3.11 パワー グッド･インジケータ (PGOOD ピン)
      12. 6.3.12 勾配補償 (CSA、CSB)
      13. 6.3.13 電流センス設定とスイッチ ピーク電流制限 (CSA、CSB)
      14. 6.3.14 入力電流制限および監視 (ILIM、IMON、DLY)
      15. 6.3.15 最大デューティ サイクルと最小の制御可能なオン時間の制限
      16. 6.3.16 GAN ドライバ、内蔵ブート コンデンサおよびダイオード、ヒカップ モードのフォルト保護機能
      17. 6.3.17 信号のグリッチ除去の概要
    4. 6.4 デバイスの機能モード
      1. 6.4.1 シャットダウン状態
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 帰還補償
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 アプリケーション
      2. 7.2.2 設計要件
      3. 7.2.3 詳細な設計手順
        1. 7.2.3.1  WEBENCH® ツールによるカスタム設計
        2. 7.2.3.2  合計フェーズ番号の決定
        3. 7.2.3.3  デューティ サイクルの決定
        4. 7.2.3.4  タイミング抵抗 RT
        5. 7.2.3.5  インダクタの選択 LM
        6. 7.2.3.6  電流センス抵抗 Rcs
        7. 7.2.3.7  電流センス フィルタRCSFA、RCSFB、CCS
        8. 7.2.3.8  スナバ部品
        9. 7.2.3.9  Vout プログラミング
        10. 7.2.3.10 入力電流制限 (ILIM/IMON)
        11. 7.2.3.11 最小負荷抵抗
        12. 7.2.3.12 UVLO ディバイダ
        13. 7.2.3.13 ソフト スタート
        14. 7.2.3.14 出力コンデンサ COUT
        15. 7.2.3.15 入力コンデンサ Cin
        16. 7.2.3.16 VCC コンデンサ CVCC
        17. 7.2.3.17 バイアス コンデンサ
        18. 7.2.3.18 VOUT コンデンサ
        19. 7.2.3.19 ループ補償
      4. 7.2.4 アプリケーション曲線
        1. 7.2.4.1 効率
        2. 7.2.4.2 定常状態波形
        3. 7.2.4.3 ステップ負荷応答
        4. 7.2.4.4 熱性能
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 サード・パーティ製品に関する免責事項
      2. 8.1.2 開発サポート
        1. 8.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.3.5 デュアル ランダム スペクトラム拡散機能 (DRSS)

このデバイスにはデジタル スペクトラム拡散機能があり、広い周波数範囲にわたって電源の EMI を低減します。 の CFG1 ピン設定によりスペクトラム拡散を有効にします。スペクトラム拡散が有効になると、内部変調器が内部クロックをディザリングします。SYNCIN ピンで印加される外部クロックを使用するようにデバイスを構成している場合、内部スペクトラム拡散は無効化されます。DRSS 機能は、低周波数の三角波変調プロファイルと、高周波数のサイクル単位のランダム変調プロファイルを組み合わせたものです。低周波数の三角波変調は低い無線周波数帯域 (AM 帯域など) で性能を向上させ、高周波のランダム変調は高い無線周波数帯域 (FM 帯域など) で性能を向上させます。さらに、可聴音が発生する可能性を低減するために、三角波変調の周波数がさらにランダムに変調されます。スペクトラム拡散により発生する出力電圧リップルを最小限に抑えるため、ディザリングが有効な場合は、デューティ サイクルをサイクル単位で調整し、ほぼ一定に維持します。

LMG5126 デュアル ランダム スペクトラム拡散図 6-9 デュアル ランダム スペクトラム拡散