JAJSVT7A
December 2024 – December 2025
LMG5126
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
説明
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
タイミング要件
5.7
代表的特性
6
詳細説明
6.1
概要
6.2
機能ブロック図
6.3
機能説明
6.3.1
デバイス設定
6.3.2
デバイスの有効化と無効化 (UVLO/EN)
6.3.3
マルチ デバイス動作
6.3.4
スイッチング周波数および同期 (SYNCIN)
6.3.5
デュアル ランダム スペクトラム拡散機能 (DRSS)
6.3.6
動作モード (バイパス、DEM、FPWM)
6.3.7
VCC レギュレータ、BIAS (BIAS ピン、VCC ピン)
6.3.8
ソフトスタート (SS ピン)
6.3.9
VOUT のプログラミング (VOUT、ATRK、DTRK)
6.3.10
保護
6.3.10.1
VOUT 過電圧保護 (OVP)
6.3.10.2
サーマル シャットダウン (TSD)
6.3.11
パワー グッド・インジケータ (PGOOD ピン)
6.3.12
勾配補償 (CSA、CSB)
6.3.13
電流センス設定とスイッチ ピーク電流制限 (CSA、CSB)
6.3.14
入力電流制限および監視 (ILIM、IMON、DLY)
6.3.15
最大デューティ サイクルと最小の制御可能なオン時間の制限
6.3.16
GAN ドライバ、内蔵ブート コンデンサおよびダイオード、ヒカップ モードのフォルト保護機能
6.3.17
信号のグリッチ除去の概要
6.4
デバイスの機能モード
6.4.1
シャットダウン状態
7
アプリケーションと実装
7.1
アプリケーション情報
7.1.1
帰還補償
7.2
代表的なアプリケーション
7.2.1
アプリケーション
7.2.2
設計要件
7.2.3
詳細な設計手順
7.2.3.1
WEBENCH® ツールによるカスタム設計
7.2.3.2
合計フェーズ番号の決定
7.2.3.3
デューティ サイクルの決定
7.2.3.4
タイミング抵抗 RT
7.2.3.5
インダクタの選択 LM
7.2.3.6
電流センス抵抗 Rcs
7.2.3.7
電流センス フィルタRCSFA、RCSFB、CCS
7.2.3.8
スナバ部品
7.2.3.9
Vout プログラミング
7.2.3.10
入力電流制限 (ILIM/IMON)
7.2.3.11
最小負荷抵抗
7.2.3.12
UVLO ディバイダ
7.2.3.13
ソフト スタート
7.2.3.14
出力コンデンサ COUT
7.2.3.15
入力コンデンサ Cin
7.2.3.16
VCC コンデンサ CVCC
7.2.3.17
バイアス コンデンサ
7.2.3.18
VOUT コンデンサ
7.2.3.19
ループ補償
7.2.4
アプリケーション曲線
7.2.4.1
効率
7.2.4.2
定常状態波形
7.2.4.3
ステップ負荷応答
7.2.4.4
熱性能
7.3
電源に関する推奨事項
7.4
レイアウト
7.4.1
レイアウトのガイドライン
7.4.2
レイアウト例
8
デバイスおよびドキュメントのサポート
8.1
デバイス サポート
8.1.1
サード・パーティ製品に関する免責事項
8.1.2
開発サポート
8.1.2.1
WEBENCH® ツールによるカスタム設計
8.2
ドキュメントのサポート
8.2.1
関連資料
8.3
ドキュメントの更新通知を受け取る方法
8.4
サポート・リソース
8.5
商標
8.6
静電気放電に関する注意事項
8.7
用語集
9
改訂履歴
10
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
VBT|22
MPQF775B
サーマルパッド・メカニカル・データ
VBT|22
QFND844
発注情報
jajsvt7a_oa
jajsvt7a_pm
5
仕様