DATA SHEET
LMK04832-SEP 宇宙グレード、超低ノイズ、JESD204B/C 対応、デュアル・ループ・クロック・ジッタ・クリーナ
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- VID#: V62/22612
- 総照射線量耐性:30krad (ELDRS フリー)
- SEL 耐性 > 43MeV × cm2/mg
- SEFI 耐性 > 43MeV × cm2/mg
- 周囲温度範囲:-55℃~125℃
- 最高クロック出力周波数:3255MHz
- マルチモード:デュアル PLL、シングル PLL、クロック・ディストリビューション
- 6GHz の外部 VCO または分配入力に対応
- 超低ノイズ (2500MHz 時):
- RMS ジッタ (12kHz~20MHz):54fs
- RMS ジッタ (100Hz~20MHz):64fs
- -157.6dBc/Hz のノイズ・フロア
- 超低ノイズ (3200MHz 時):
- RMS ジッタ (12kHz~20MHz):61fs
- RMS ジッタ (100Hz~100MHz):67fs
- -156.5dBc/Hz のノイズ・フロア
- PLL2
- PLL FOM:-230dBc/Hz
- PLL 1/f:-128dBc/Hz
- 位相検出速度:最高 320MHz
- 2 つの VCO を内蔵2440~2600MHz
および 2945~3255MHz
- 最大 14 個の差動デバイス・クロック
- CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOS プログラマブル出力
- 最大 1 個のバッファ付き VCXO/XO 出力
- LVPECL、LVDS、2xLVCMOS をプログラム可能
- 1~1023 の CLKOUT 分周器
- 1~8191 の SYSREF 分周器
- SYSREF クロックの 25ps ステップ・アナログ遅延
- デバイス・クロックおよび SYSREF のデジタル遅延および動的デジタル遅延
- PLL1 によるホールドオーバー・モード
- PLL1 または PLL2 による 0 遅延
- 高信頼性
- 管理されたベースライン
- 単一のアセンブリ / テスト施設
- 単一の製造施設
- 長期にわたる製品ライフ・サイクル
- 長期にわたる製品変更通知
- 製品のトレーサビリティ