JAJSMZ1B september 2021 – june 2023 LMK1D2102 , LMK1D2104
PRODUCTION DATA
LMK1D210x クロック・バッファは、2 つのクロック入力 (IN0 および IN1) を、合計で最大 8 ペアの差動 LVDS クロック出力 (OUT0、OUT7) に分配します。このとき、クロック分配のスキューを最小限に抑えます。各バッファ・ブロックは 1 つの入力と最大 4 つの LVDS 出力で構成されています。入力は LVDS、LVPECL、HCSL、CML、LVCMOS のいずれかに対応可能です。
LMK1D210x は、50Ω の伝送経路を駆動するように特化して設計されています。シングルエンド・モードで入力を駆動する場合には、図 9-6 に示す適切なバイアス電圧を未使用の負入力ピンに印加する必要があります。
制御ピン (EN) を使用して、出力バンクをイネーブルまたはディセーブルできます。このピンがオープンのままの場合、すべての出力に対する 2 つのバッファがイネーブルになり、ロジック「0」の場合は、すべての出力に対する両方のバンクがディセーブル (静的ロジック「0」) になります。ロジック「1」の場合は、一方のバンクとその出力がディセーブルになりますが、他のバンクとその出力はイネーブルになります。このデバイスは、フェイルセーフ機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。
このデバイスは、1.8V、2.5V、または 3.3V 電源で動作し、-40℃~105℃ (周囲温度) で動作が規定されています。LMK1D210x のパッケージ・バリアントを以下の表に示します。
部品番号 | パッケージ(1) | パッケージ・サイズ (公称) (2) |
---|---|---|
LMK1D2102 | VQFN (16) | 3.00mm × 3.00mm |
LMK1D2104 | VQFN (28) | 5.00mm × 5.00mm |